ورود
مقالات فارسیISIکنفرانسهاژورنالها

معرفی ضرب کنندهی 16 × 16 درخت والاس بازگشتی و شبیه سازی آن با زبان توصیف سخت افزار VHDL

محل انتشار: کنفرانس بین المللی پژوهش های کاربردی در فناوری اطلاعات، کامپیوتر ومخابرات
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 857

فایل این مقاله در 13 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:
https://civilica.com/doc/451301

شناسه ملی سند علمی:

ITCC01_514

تاریخ نمایه سازی: 9 فروردین 1395

چکیده مقاله:

دروازه های بازگشتی، دروازه هایی اند که طی پردازش بیت ها یا به عبارتی در طی گم شدناطلاعات باعث اتلاف انرژی نشوند. دروازه های بازگشتی این قابلیت را دارندکه در مقیاس نانومترپیاده سازی شوند به همین علت سطح اشغالی توسط آنها بسیار کم خواهد شد. با بهره گیری ازدروازه ی برگشت پذیر می توان به عنوان یک تمام جمع کننده ی برگشت پذیر از آنها استفاده کرد.نوع جدیدی از کمپرسور 4:2 برگشت پذیر نیز معرفی شده که برای ایجاد یک ضرب کننده ی16 × 16 درخت والاس نوین مورد استفاده قرار گرفته است. در پایان شبیه سازی رفتاری این ضربکننده با زبان VHDL انجام شده است که به نسبت شبیه سازی های دیگر، پارامتر ها و مولفه هابهبود یافته است.

کلیدواژه ها:

منطق بازگشتی ، محاسبات کوانتومی ، ضرب کننده ی درخت والاس

نویسندگان

بهزاد داودنیا

دانشجوی کارشناسی ارشد دانشکده ی مهندسی برق و کامپیوتر ، دانشگاه تبریز

مینا زلفی لیقوان

استادیار گروه مهندسی کامپیوتر ، دانشکدهی مهندسی برق و کامپیوتر ، دانشگاه تبریز

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • International Cnference on _ _ _ _ رایمذپژو0 28 آبان ...
  • International Cnference on _ _ _ _ رایمذپژو0 28 آبان ...
  • International Cnference on _ _ _ _ رایمذپژو0 28 آبان ...
  • Researchand Development, 5, pp.183-191. ...
  • CH. Bennett, (November 1973), "Logical Reversibility of Computation", IBM J. ...
  • M.P .Frank, (2 005), "Introduction to Reversible Computing motivation, progress ...
  • of the 2nd Conference on Computing Fron-Tiers, pp. 385-390. (20 ...
  • T.Toffoli, (1980), "Reversible Computing", Tech memo MIT/LCS/TM 1 5 1, ...
  • Systems", Journal of Universal Computer Science, Volume 10, Issue 5. ...
  • and Information Technology, Dhaka, Bangladesh, pp. 515-519. ...
  • G. Schrom, (June 1998) "Ultra Low Power CMOS Technology", PhD ...
  • E.Knil, R.Laflamme, and G. J.Milburn, (Jan 2001) _ Scheme for ...
  • R.C. Merkle, (1993);"Two Types of Mechanical Reversible Logic", Nanotechno logy, ...
  • Himanshu Thapliyal and MB Srinivas, (2005), "A New Reversible TSG ...
  • Technologies (RM 2005), Tokyo, Japan, September 5-6. ...
  • Himanshu Thapliyal and MB Srinivas , (2005), *Novel Reversible TSG ...
  • Science , Volume No.03, Special Issue No. 02, ISSN (online): ...
  • Design 2005), Kolkata, India, pp .255-260. ...
  • 004) , 'Synthesis of Full Adder Circuit Using Reversible Logic", ...
  • onVLSI Design (VLSI Design 2004), Mumbai, India, pp.757-760. ...
  • J.W.Bruce, M.A. Thornton, L. S hivakumariah, P.S. Kokate and X.Li, ...
  • A. Weinberger, (January 1981), ;:4:2 Carry-Save Adder Module", IBM Technical ...
  • V.G. Oklobdzija, _ Villeger, S.S. Liu(March 1996) , "A Method ...
  • and Generation of Fast Parallel Multipliers using and Alghoritmic Approach", ...
  • P. Stelling, C.Martel, _ G.Oklobdzija, R.Ravi, (March 1998) ;Optimal Circuits ...
  • Transaction on computers, Vol. 47, No.3, pp 273-285. ...
  • V.Oklobdzija, (2 000) , "High-Speed VLSI Arithmetic Units:Adders and Multipliers", ...
  • C.S.Wallace, (1964), ;:A Suggestion for a Fast Multiplier:, IEEE Transactions ...
  • Niichi Itoh, Yuka Naemura, Hiroshi Makino, Yasunobu Nakase, (1999) "A ...
  • Wallace-Tree Structure", 1999 Symposium on VLSI Circuits Digest of Technical ...
  • (February 2001), _ MHz 54x54 bit Multiplier with Rectangular- Styled ...
    • نمایش کامل مراجع