بررسی معماری مسیریاب های قابل بازپیکربندی در شبکه روی تراشه

به دلیل مشکلاتی که در توسعه سیستمهای روی تراشه وجود دارد، فناوری به سمت استفاده از شبکه روی تراشه روی آورده است. البته در طراحی و توسعه شبکه روی تراشه نیزدو موضوع مهم5مساحت و مصرف توان مطرح است. قابل بازپیکربندی بودن در شبکه های روی تراشه مزیتی است که موجب افزایش کارآیی سیستمهای محاسباتی میگردد. بر حسب بررسیهای انجام شده یک راهحل کاربردی برای رسیدن به مساحت موثر در شبکه روی تراشه میتواند کاهش تعداد جدولهای جستجو در سوییچ های تقاطعی هر مسیریاب باشد چرا که بخش وسیعی از شبکه روی تراشه را مسیریابها تشکیل میدهند. همچنین جریان نشتی همراه با جریان پویا، اصلیترین منبع اتلاف توان در مدارهای مجتمع بسیار فشرده است. برای کاهش توان نشتی نیز یک تکنیک موثر قطع تناوبی توان1 است که معمولا0 در طراحی ریزپردازنده ها استفاده میشود. اینکه چگونه این نوع معماری مسیریاب شبکه روی تراشه با قابلیت بازپیکربندی را به وسیله ی دو تکنیک بالا به لحاظ مساحت و توان مصرفی میتوان بهبود داد مطرح میگردد.

کلیدواژه ها:

شبکه روی تراشه قابل بازپیکربندی ، تکنیک power gating ، سوییچ تقاطعی ، مسیریاب شبکه روی تراشه