بررسی و طراحی مدار پرسرعت و کم توان برای الگوریتم بوث رادیکس 4
محل انتشار: هشتمین همایش مهندسی برق مجلسی
سال انتشار: 1398
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 498
فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NCEEM08_063
تاریخ نمایه سازی: 7 آبان 1398
چکیده مقاله:
در این مقاله یک ساختار جدید و پرسرعت با مصرف توان پایین برای پیادهسازی مداری الگوریتم بوث رادیکس 4 ارائه شده است. مهم ترین مزیت مدار طراحی شده، سرعت بالای آن برای تولید ضرب های جزئی در مقایسه با کارهای قبلی پیاده شده در این زمینه می باشد که این امر، با ایجاد تغییراتی در جدول درستی الگوریتم مربوطه حاصل شده است. علاوه بر این، برای پیاده سازی مداری ساختار مورد بحث، از منطق عبور ترانزیستوری1 استفاده شده که به نوبه خود باعث کاهش بار خازنی طبقات میانی گشته و فرکانس کاری مدار ارائه شده را بیشتر افزایش داده است. بدین منظور، بررسی های کلی در مورد بهترین کارهای انجام شده قبلی ارائه شده و با بررسی نقاط ضعف و قوت این مدارها، با انجام شبیه سازیهای لازم در شرایط یکسان در فناوری 0,18 میکرومتر CMOS، عملکرد مدار طراحی شده با این کارها مقایسه شده که حاکی از قابلیت بالای معماری طراحی شده جهت استفاده در ضرب کننده های دیجیتال میباشد.
کلیدواژه ها:
نویسندگان
علی راهنمایی
استادیار، گروه برق، واحد اردبیل، دانشگاه آزاد اسلامی، اردبیل، ایران