طراحی یک سلول جدید حافظه SRAM با مصرف توان پایین در تکنولوژی های CMOS و FinFET

حافظه های SRAM حافظه هایی می باشند که بطور کلی در نزدیکی CPU و در کاربردهای فراوانی از جمله حافظه کش (Cache) مورد استفاده قرار می گیرند. با توجه به اهمیت روزافزون حافظه های SRAM در کاربردهایی نظیر شبکه های سنسوری بیسیم، پزشکی، وسایل صوتی و تصویری قابل حمل و ... بهینه سازی پارامترهای مهم در طراحی سلول های حافظه مخصوصا توان مصرفی دارای اهمیت بیشتری گردیده است. از این رو در این مقاله یک سلول 7 ترانزیستوری که دارای دو مسیر متفاوت برای نوشتن و خواندن است ارایه و طرح پیشنهادی در ابتدا با استفاده از تکنولوژی CMOS و در نرم افزار Hspice شبیه سازی و نتایج حاصل با یک سلول 7 ترانزیستوری پیشین مقایسه شده است. براساس نتایج بدست آمده انتخاب سایز نامتقارن و جداسازی مسیر خواندن و نوشتن باعث بهبود 123 درصدی و 11نسبت به بهترین درصدی به ترتیب در پارامترهای حاشیه نویز استاتیک خواندن (RSNM) و حاشیه نوشتن (WM0) نسبت به بهترین سلول 7 ترانزیستوری پیشین گردیده است. همچنین مصرف توان استاتیک سلول پیشنهادی به میزان 33 درصد و 7 درصدبه ترتیب در حالت های نگهداری صفر و یک نسبت به بهترین سلول 7 ترانزیستوری پیشین کاهش یافته است. سپسسلول پیشنهادی در تکنولوژی FinFET شبیه سازی شده و نتایجه بدست آمده حاکی از بهبود 50 درصدی و 24 درصدی به ترتیب در پارامترهای RSNM و WM0 نسبت به تکنولوژی CMOS می باشد. همچنین در تکنولوژی FinFET در مقایسه با تکنولوژی CMOS، مصرف توان استاتیک در حالت های صفر و یک به ترتیب 52 درصد و 64 درصد کاهش یافته است. بنابراین استفاده از تکنولوژی FinFET در طراحی سلول های SRAM می تواند بطور قابل ملاحظه ای توان مصرفی را کاهش داده و همچنین در بسیاری کاربردهای توان پایین مورد استفاده قرار گیرد.

کلیدواژه ها:

سلول حافظه SRAM ، تکنولوژی CMOS ، تکنولوژی FinFET ، سایز نامتقارن ، توان کم ، حاشیه نویز استاتیک خواندن ، حاشیه نوشتن