طراحی یک پردازنده خاص منظوره مبتنی بر FPGA مبتنی بر معماری systolic برای اجرای الگوریتم های سطح پایین پردازش تصویر

سال انتشار: 1388
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 3,740

فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد

این مقاله در بخشهای موضوعی زیر دسته بندی شده است:

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

CSICC15_108

تاریخ نمایه سازی: 26 مهر 1388

چکیده مقاله:

این تحقیق به طراحی وشبیه سازی یک سیستم پردازش تصویر با معماری آرایه های سیستولیک دوبعدی یکپارچه برای انجام عملیات پردازش تصویر سطح پایین و مبتنی بر پنجره، می پردازد. در این تحقیق با بررسی تحقیقات پیشین، در تلاش برای کاهش پارامتر سطح، یک معماری سیستولیک یکپارچه دوبعدی برای هسته محاسباتی سیستم پیشنهاد شد و چند نمونه نگاشت از اعمال ریخت شناسی روی ساختار پیشنهادی مورد بررسی قرار گرفت. در ادامه با استفاده از زبان توصیف سخت افزار VHDL سیستم پیشنهادی بگونه ای طراحی شد که قابلیت پیکربندی مجدد با پنجره هایی با انداز ه های متفاوت را داشته باشد. نهایتا با نر م افزار Xilinx 8.li سنتز شد. سیستم پیشنهادی از حجم کم و سرعت مناسبی برخوردار است و برای کاربر دهای بلادرنگ مناسب است و بطور تئوریک قادر است یک تصویر باینری با اندازه های 512×512را حدودا در 5 میلی ثانیه پردازش کند.

کلیدواژه ها:

پردازنده تصویر ، معماری سیستولیک ، الگوریتمهای سطح پایین پردازش تصویر ، طراحی با FPGA

نویسندگان

علی وشایی

دانشگاه علم و صنعت ایران

رضا برنگی

دانشکده کامپیوتر دانشگاه علم و صنعت ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • I. Pitas, Parallel algorithms: for digital image processing, computer vision ...
  • A. Downton, D. Crookes, :Parallel Architectures for Image Processing", Electronics ...
  • R. Duncan, " A Survey of Parallel Computer Architectures", IEEE ...
  • P. Jonker, Morphological Image Processing : Architecture and VLSI Design, ...
  • A. Shahbahrami, Avoiding Conversion And Rea rrangement Overhead in SIMD ...
  • L.A. Schmitt, S. Wilson, _ AIS-500) Parallel Processor , IEEE ...
  • A. Broggi, G. Conte, F. Gregoretti, _ evolution of the ...
  • نمایش کامل مراجع