طراحی معماری BIST جهت تست و مکان یابی خطا در LUTs در FPGAs بر پایه SRAM
سال انتشار: 1396
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 544
فایل این مقاله در 16 صفحه با فرمت PDF و WORD قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CITCOMP02_338
تاریخ نمایه سازی: 7 اسفند 1396
چکیده مقاله:
امروزه آزمون قطعات دیجیتالی، از اهمیت خاصی برخوردار است. از این رو روش های زیادی، جهت تست خطا ارایه شده است. یکی از بهترین روش ها، خودتست کنندگی داخلی است. ما در این مقاله یک روش مقایسه ای جهت پیاده سازی این نوع آزمون، بر روی LUTsتراشه ی صنعتی FPGA ارایه داده ایم. جهت بررسی این روش، ما به کمک نرم افزار قدرتمند H_SPICE آزمون ارایه شده را بر روی LUTها با دقت 45 نانومتر پیاده سازی کردیم. از مزایای این روش می-توان به پوشش بالای خطا و کاهش هر گونه احتمال خطا اشاره کرد.
کلیدواژه ها:
نویسندگان
هادی جهانی راد
استادیار گروه برق و الکترونیک، دانشگاه کردستان، سنندج، ایران
هانیه کرم
گروه مدارمجتمع دیجیتال، دانشکده فنی مهندسی، دانشگاه کردستان، سنندج، ایران