ناشر تخصصی کنفرانس های ایران

لطفا کمی صبر نمایید

Publisher of Iranian Journals and Conference Proceedings

Please waite ..
ناشر تخصصی کنفرانسهای ایران
ورود |عضویت رایگان |راهنمای سایت |عضویت کتابخانه ها
عنوان
مقاله

طراحی معماری BIST جهت تست و مکان یابی خطا در LUTs در FPGAs بر پایه SRAM

سال انتشار: 1396
کد COI مقاله: CITCOMP02_338
زبان مقاله: فارسیمشاهده این مقاله: 214
فایل این مقاله در 16 صفحه با فرمت PDF قابل دریافت می باشد
محتوای کامل این مقاله با فرمت WORD هم قابل دریافت می باشد.

خرید و دانلود فایل مقاله

با استفاده از پرداخت اینترنتی بسیار سریع و ساده می توانید اصل این مقاله را که دارای 16 صفحه است به صورت فایل PDF و یا WORD در اختیار داشته باشید.
آدرس ایمیل خود را در کادر زیر وارد نمایید:

مشخصات نویسندگان مقاله طراحی معماری BIST جهت تست و مکان یابی خطا در LUTs در FPGAs بر پایه SRAM

هادی جهانی راد - استادیار گروه برق و الکترونیک، دانشگاه کردستان، سنندج، ایران
هانیه کرم - گروه مدارمجتمع دیجیتال، دانشکده فنی مهندسی، دانشگاه کردستان، سنندج، ایران

چکیده مقاله:

امروزه آزمون قطعات دیجیتالی، از اهمیت خاصی برخوردار است. از این رو روش های زیادی، جهت تست خطا ارایه شده است. یکی از بهترین روش ها، خودتست کنندگی داخلی است. ما در این مقاله یک روش مقایسه ای جهت پیاده سازی این نوع آزمون، بر روی LUTsتراشه ی صنعتی FPGA ارایه داده ایم. جهت بررسی این روش، ما به کمک نرم افزار قدرتمند H_SPICE آزمون ارایه شده را بر روی LUTها با دقت 45 نانومتر پیاده سازی کردیم. از مزایای این روش می-توان به پوشش بالای خطا و کاهش هر گونه احتمال خطا اشاره کرد.

کلیدواژه ها:

FPGA، خودآزمونگر داخلی، BIST، مقایسه کننده، LUT

کد مقاله/لینک ثابت به این مقاله

کد یکتای اختصاصی (COI) این مقاله در پایگاه سیویلیکا CITCOMP02_338 میباشد و برای لینک دهی به این مقاله می توانید از لینک زیر استفاده نمایید. این لینک همیشه ثابت است و به عنوان سند ثبت مقاله در مرجع سیویلیکا مورد استفاده قرار میگیرد:

https://civilica.com/doc/696279/

نحوه استناد به مقاله:

در صورتی که می خواهید در اثر پژوهشی خود به این مقاله ارجاع دهید، به سادگی می توانید از عبارت زیر در بخش منابع و مراجع استفاده نمایید:
جهانی راد، هادی و کرم، هانیه،1396،طراحی معماری BIST جهت تست و مکان یابی خطا در LUTs در FPGAs بر پایه SRAM،دومین کنفرانس بین المللی پژوهش های دانش بنیان در مهندسی کامپیوتر و فناوری اطلاعات،تهران،،،https://civilica.com/doc/696279

در داخل متن نیز هر جا که به عبارت و یا دستاوردی از این مقاله اشاره شود پس از ذکر مطلب، در داخل پارانتز، مشخصات زیر نوشته می شود.
برای بار اول: (1396، جهانی راد، هادی؛ هانیه کرم)
برای بار دوم به بعد: (1396، جهانی راد؛ کرم)
برای آشنایی کامل با نحوه مرجع نویسی لطفا بخش راهنمای سیویلیکا (مرجع دهی) را ملاحظه نمایید.

مدیریت اطلاعات پژوهشی

صدور گواهی نمایه سازی | گزارش اشکال مقاله | من نویسنده این مقاله هستم

اطلاعات استنادی این مقاله را به نرم افزارهای مدیریت اطلاعات علمی و استنادی ارسال نمایید و در تحقیقات خود از آن استفاده نمایید.

علم سنجی و رتبه بندی مقاله

مشخصات مرکز تولید کننده این مقاله به صورت زیر است:
نوع مرکز: دانشگاه دولتی
تعداد مقالات: 4,965
در بخش علم سنجی پایگاه سیویلیکا می توانید رتبه بندی علمی مراکز دانشگاهی و پژوهشی کشور را بر اساس آمار مقالات نمایه شده مشاهده نمایید.

مقالات پیشنهادی مرتبط

مقالات مرتبط جدید

به اشتراک گذاری این صفحه

اطلاعات بیشتر درباره COI

COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.

کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.

پشتیبانی