تحلیل و شبیه سازی درین کم آلایش با استفاده از مدل پیرسون

سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 387

فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

NAECE02_109

تاریخ نمایه سازی: 11 مرداد 1396

چکیده مقاله:

ساختار درین با آلایش کم LDD-CMOS به منظور کاهش خازن های پارازیتی، کاهش شدت میدان الکتریکی و کاهش احتمال تشکیل الکترون های داغ در تکنولوژی CMOS بکار برده میشود. پخش و کاشت یون دو روند کلیدی در تکنولوژی CMOS هستند که از آنها برای گزینش آلایش نیمه رسانا برای ایجاد ناحیه نوع p-و نوع n- و ایجاد نواحی LDD استفاده میشود. هدف از این مقاله تحلیل و شبیه سازی مراحل کاشت یون در LDD-CMOS در تکنولوژی μm1 و برگرفته از موسسه ISiT با استفاده از فناوری طراحی به کمک کامپیوتر میباشد. این فرآیند در محیط ATHENA نرم افزار SILVACO شبیهسازی و برخی از پارامترهای فن آوری، مانند تراکم p+وn+ غلظت دوپینگ و همچنین انرژی های کاشت یون و دوز ناخالصی ها بدست آمده است

کلیدواژه ها:

تکنولوژی CMOSفناوری طراحی به کمک کامپیوترTCADکاشت یون

نویسندگان

بهنام بابازاده داریان

دانشجوی دکتری الکترونیک،گروه برق، واحد گرمسار، دانشگاه آزاد اسلامی،گرمسار،ایران

عبدالله عباسی

گروه برق، واحد گرمسار، دانشگاه آزاد اسلامی،گرمسار،ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Jegadheesan V., Sivasankaran K., 'RF stability performance of SOI junctionless ...
  • Yoon-Taek Jang, Tae-Hoon Huh and Jae-Sang Ro, ' A Study ...
  • Crandle T.L., Motzny S.J., Ward D.E., Grabowski W.B. , ' ...
  • Bampi S. _ ' A Modified Lightly Doped Drain Structure ...
  • D.G. Ashworth, R. Oven and B. Mundin, _ #Representati on ...
  • Teoh Chin Hong , Razali Ismail , _ Device Design ...
  • Ramesh Rane K., _ Design styles of Asymmetric nMOS and ...
  • نمایش کامل مراجع