سلول SRAM با توان کمتر و سرعت بیشتر برای کاربردهای توان پایین

سال انتشار: 1385
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,723

فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ICEE14_317

تاریخ نمایه سازی: 25 تیر 1387

چکیده مقاله:

در این مقاله یک سلول حافظه SRAM با توان مصرفی کمتر و نیز سرعت بیشتر وحساسیت کمتر به نویز و با اندکی افزایش سطح ارائه می گردد. این تکنیک توان مصرفی سلول را مستقل از منطق ذخیره شده در آن کاهش می دهد. سلول جدید در تکنولوژی 45nm شبیه سازی شده است. در مقایسه با سلول SRAM متداول، طراحی جدید جریان نشتی گیت را بیش از 26 % وتوان حالت Standby را 37 % برای ضخامت اکسید 1/4nm کاهش می دهد. سرعت دستیابی در طراحی جدید برای عملیات خواندن 8/8% بهبود یافته در حالی که سرعت نوشتن بدون تغییر می ماند.

کلیدواژه ها:

نویسندگان

سید قاسم رضوی پور

مرکز تحقیقات برق، دانشگاه صنعتی امیرکبیر

سید احمد معتمدی

مرکز تحقیقات برق، دانشگاه صنعتی امیرکبیر

علی افضلی کوشا

آزمایشگاه نانو سیستمهای توان پائین سرعت بالا، دانشکده مهندسی برق و ک

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • رشید صفا ایسینی، سید قاسم رضوی پور و علی افضلی ...
  • 2003 International Technology Roadmap for S e micondoctors _ [online]. ...
  • B. Yu et al., ، Limits of gate oxide scaling ...
  • J.Abraham, *overcoming timing, power bottlenecks, _ Times, April 2003. ...
  • N. Azizi, F.N. NAjm, ،An Asymmetric SRAM cell to lower ...
  • G. Razavipour, A.Motamedi and A. AfzaliKusha, ،7L- VC SRAM: A ...
  • T. Enomoto, Y. Oka, and H. Shikano, _ S elf-Controll ...
  • A. Goel, B. Mazhari, 4، Gate Leakage and Its Reduction ...
  • W.C. Lee and C. Hu, *Modeling Gate and Substrate Currents ...
  • W.K. Henson et al. %analysis of leakage currents and impact ...
  • Kaushik Roy, Sharat Prasad, Low Power CMOS VLSI Circuit Design, ...
  • E. Seevinck, F. J. List and J. Lohstroh, 4Static-noise Margin ...
  • نمایش کامل مراجع