افزایش سرعت ضرب کننده 16 ´16 با بهینه سازی ابعاد ترانزیستورها توسط الگوریتم ژنتیک

سال انتشار: 1384
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,863

فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد

این مقاله در بخشهای موضوعی زیر دسته بندی شده است:

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ICEE13_026

تاریخ نمایه سازی: 27 آبان 1386

چکیده مقاله:

در این مقاله به بررسی افزایش سرعت یک ضرب کننده 16 ضربدر 16 پرداخته ایم. افزایش سرعت ضرب کننده با انتخاب Wهای مناسب برای ترانزیستورهای استفاده شده در بلوک های ضرب کنند]، میسر شده است. به کمک الگوریتم ژنتیک Wهای مناسب برای ترانزیستورها انتخاب شده است. تاخیر ضرب کننده قبل از اصلاح wها برابر 1,66ns و بعد از اصلاح W ها به 14ns کاهش یافت. پیاده سازی الگوریتم توسط برنامه MATLAB و پیاده سازی مداری بلوکها و بدست اوردن تاخیر انها توسط HSPICE انجام شده است. در طراحی بلوک ها از ساختار Static CMOS استفاده شده است. نتایج برای تکنولوژی 1,18u بدست امده است.

نویسندگان

بهروز افضل

آزمایشگاه نانوسیستم های توان پائین سرعت بالا، گروه مهندسی برق و کامپ

علی افضلی کوشا

آزمایشگاه نانوسیستم های توان پائین سرعت بالا، گروه مهندسی برق و کامپ

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • J. Park, K. Muhammad and K. Roy, "High - Performance ...
  • K. Yano, T. Yamanaka, T. Nishida, M. Saito, K. Shimohigashi, ...
  • R. K. Kolagotla, H. R. Srinivas, and G. F. Burns, ...
  • C.S. Wallace, ،0A Suggestion for a Fast Multiplier', IEEE Transaction ...
  • H. Igura, M. Izumikawa, K. Furuta, "100 MHZ, .55 _ ...
  • C. C. Yu, W. P. Wang and B. D. Liu, ...
  • S. Roberta, W. Snyder, H. Chin, H. Hingarh, S. leibiger, ...
  • Zanjan, Iran, May 10-12, 2005. ...
  • نمایش کامل مراجع