تحلیل و طراحی SRAM کم مصرف
محل انتشار: پانزدهیمن کنفرانس مهندسی برق ایران
سال انتشار: 1386
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 3,061
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE15_206
تاریخ نمایه سازی: 17 بهمن 1385
چکیده مقاله:
در این مقاله یک ساختار کلی جدید برای SRAM با Bit Line سلسله مراتبی ارائه شده است. این ساختار باعث کاهش خازن خطوط Bit Line می شود. و در نتیجه باعث کاهش انرژی مصرفی خواندن و نوشتن در این SRAM می شود. همچنین در این مقاله بر اساس ساختار جدید ارائه شده و ساختار SRAM معمولی، یک سری عبارات تحلیلی برای پیش بینی انرژی مصرفی خواندن و نوشتن به دست آمده است. که این عبارات تابعه ای از پارامترهایی از قبیل ولتاژ منبع تغذیه، زمان خواندن و نوشتن و خازن های موجود در SRAM می باشند. از این عبارات می توان در پیش بینی تاثیر تغییر این پارامترها د انرژی مصرفی خواندن و نوشتن استفاده کرد. همچنین از این عبارات می تواند در بهینه سازی انرژی مصرفی خواندن و نوشتن استفاده کرد. بعلاوه یکسری شبیه سازی هایی در فرایند COMS 0.25mm انجام شده است که تایید کننده تمام نتایج بدست امده در این مقاله است.
کلیدواژه ها:
نویسندگان
آرش عزیزی مزرعه
دانشجوی کارشناسی ارشد معماری کامپیوتر
محمدتقی منظوری
دانشیار دانشگاه صنعتی شریف
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :