الگوریتم مسیریابی تا حدی وفقی مبتنی بر کنترل گر فازی برای کاهش زمان مسیریابی در NOC

سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,089

فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

CESD01_073

تاریخ نمایه سازی: 25 اسفند 1392

چکیده مقاله:

شبکه روی تراشه، مجموعه ای از تکنیک ها و ابزارها در زمینه طراحی شبکه و بکارگیری آنها برای طراحی SOC و دنباله ای از ایده سیستم روی تراشه است. در یک شبکه روی قطعه منابع بر اساس تعلم و ترتیب خاصی کنار هم دیگر قرار دارند. به عنوان مثال می توان به توپولوژی های مالی، تور و... اشاره نمود. کارایی تنوع و ابعاد توپولوژی به طور گسترده ای وابسته به روش سونیچینگ و تکنیک مسیریابی به کار رفته در آن است. یکی از انواع تقسیم بندی الگوریتم های مسیریابی تقسیم آنها به دو دسته قطعی و وقفی است. در این مقاله با استفاده از تکنیک های زمان بندی سرویس به ترتیب ورو ؛ تقویتی گردشی و با تعریف و تاکید بر پارامتری جدید به نام عدد مسیر، همچنین با استفادده از یک سیستم فازی؛ یک الگوریتم مسیر یابی تا حدی وقفی برای NOC دو بعدی ارائه داده می شود که قادر به افزایش کارایی و توان عملیاتی است.در الگوریتم پیشنهادی میانگین تاخیری که هر بسته با آن مواجه می شو و در شرایط مختلف مثل بار ترافیکی کم، متوسط، زیاد و نسبتا زیاد بسیار کمتر از الگوریتم های مشابه قبلی است در این الگوریتم در ازدحام های بالا تاخیر بسته نسبت به الگوریتم های دیگر حدود 25 درصدکمتر است.

نویسندگان

هادی صحرایی

کارشناسی ارشد کامپیوتر دانشگاه آزاد اسلامی واحد دزفول

بیتا شادگار

استادیار دانشگاه شهید چمران دزفول

علیرضا عصاره

دانشیار دانشگاه شهید چمران اهواز

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Gajsk, D. Demer, R., Zhu, J., "IP-Centric Methodology and Design ...
  • Zhong, M., "Evaluation of deflection -routed on-chip networks", Master's thesis, ...
  • Lee, H., Chang, N., Ogras, U., Marculescu, R., "On-chip communication ...
  • Dally, W., Towles, B., "Route Packets, Not Wires: On-Chip interconnection ...
  • Duato, J., Yalamanchili, S, Ni, L., , _ Interconne ction ...
  • Linder, D., Harden, J., "An adaptive and fault tolerant wormhole ...
  • Zhong, M., Lu, Z, Jontsch, A., "Evaluation of deflection routed ...
  • Guerrier, P., Greiner, A., "A generic architecture for On-Chip packe ...
  • Gebali, F., Elmiligi, H., watheq -kharashi, M., "'Network on Chips ...
  • نمایش کامل مراجع