طراحی جمع کننده کند کم توان با استفاده از ترکیب سبک‌های DIFFERENT CASCODE VOLTAGE SWITCH LOGIC و BRANCH -BASED LOGIC
محل انتشار: اولین کنفرانس ملی مهندسی برق اصفهان
سال انتشار: 1391
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 826
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISFAHANELEC01_070
تاریخ نمایه سازی: 23 اسفند 1392
چکیده مقاله:
جمع کننده یکی از مهم‌ترین اجزای سازنده بسیاری از قطعات مانند دستگاه‌های قابل حمل است. از این‌رو با توجه به پیچیدگی مدار ات افزایش تقاضا برای استفاده از دستگاه‌های قابل حمل، کاهش توان مصرفی در جمع کننده‌ها از اهمیت ویژه‌ای برخوردار می‌باشد. در این مقاله جمع کننده کم توان یک بیتی با استفاده از ترکیب سبک‌های DIFFERENT CASCODE VOLTAGE SWITCH LOGIC و BRANCH -BASED LOGIC پیشنهاد شده است. این جواب کننده با هدف کاهش توان مصرفی، تاخیر و رسیدن به حاصل‌ضرب توان-تاخیر پایین طراحی شده است. نتایج شبیه‌سازی بیانگر پایین بودن توان مصرفی و تاخیر جواب کننده پیشنهادی با سایر جمع کننده‌های کم توان است. شبیه سازی توسط نرم‌افزار HSPICE و در تکنولوژی CMOS. UM 0.13 TSMC انجام شده است.
کلیدواژه ها:
نویسندگان
ایوب سلطانی
دانشجوی کارشناسی ارشد برق
مسعود یغمایی
دانشجوی کارشناسی برق
صابر ایزدپناه طوس
کارشناسی ارشد برق - الکترونیک
عباس کل مکانی
به سوی هیئت علمی گروه برق موسسه آموزش عالی سجاد
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :