پیادهسازی سخت افزاری الگوریتمهای سطح بالای پردازش تصویر با استفاده از پیکربندی جزیی FPGA در زمان اجرا
محل انتشار: یازدهمین کنفرانس مهندسی برق
سال انتشار: 1382
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 3,860
فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
این مقاله در بخشهای موضوعی زیر دسته بندی شده است:
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE11_028
تاریخ نمایه سازی: 18 تیر 1391
چکیده مقاله:
امروزه با توجه به نیاز روزافزون به کاربردهای بلادرنگ پردازش تصویر، لزوم پیادهسازی سختافزاری الگوریتمهای گوناگون آن بیشتر شده است. بعلاوه با عرضه شدن سختافزاهای قابل پیکربندیFPGA, CPLD بستر مناسبی برای کوتاهکردن زمان پروسه طراحی و ساخت سختافزاری مهیا شده است. در این راستا، محدودیت منابع سختافزاری با توجه به حجم محدود آنها همواره مطرح بوده است. یکی از راهحلهایی که برای این مشکل، ارائه شده است، استفاده از معماری قابل پیکربندی مجدد، در زمان اجرا RTR است که باعث میشود، مفهوم سختافزار مجازی مطرح گردد. در این مقاله با در نظر گرفتن الزامات این معماری، یک نوع پیادهسازی سختافزاری سریع برای الگوریتمهای پایه مورفولوژی ارائه میشود. به طوریکه برای پیادهسازی الگوریتمهای سطح بالای پردازشتصویر بتوان از آنها به صورت پیکربندی در زمان اجرا استفاده نمود. سپس پیادهسازی انجام شده بر اساس معیاری به نام چگالی تابعی که معرفی خواهد شد ارزیابی میگردد و کارایی آن اثبات میشود. در این راه از قابلیتهای ابزارJBits از شرکت Xilinx استفاده شده است
کلیدواژه ها:
نویسندگان
محمود فتحی
دانشگاه علم و صنعت ایران
صالح یوسفی
دانشگاه علم و صنعت ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :