بررسی تاثیر اشکال و تغییر پذیری اخیر برروی ساخت در طراحی نگاشت مدارات نانو مبتنی بر مدل تقاطعی

سال انتشار: 1389
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,050

فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

CSICC16_020

تاریخ نمایه سازی: 28 بهمن 1390

چکیده مقاله:

با پیشرفت تکنولوژی فناوری مبتنی بر CMOS که سالها به علت برخی مزایا از قبیل توان مصرفی کم حاشیه نویز بالا و قابلیت مجتمع سازی درمقیاس وسیع فناوری غالب بوده است چالشها اساسی روبرو شده اند بنابراین بخش قابل توجهی از تلاش طراحان این مدارها امروزه معطوف به یافتن تکنولوژی جایگزینی برای پیاده سازی این مدارها شده است یکی از این تکنولوژی ها استفاده از ساختارهای مبتنی بر مدل تقاطعی که بصورت پایین به بالا طراحی می شوند می باشد البته تراکم اشکال و تغییر پذیری پارامترها برای این ساختارها از مهمترین چالشهای طراحی های آینده به شمار می روند که بایستی حین فرایند نگاشت مدار و همچنیندر آنالیز پارامترهای طراحی این ساختارها به خصوص بارآوری ساخت مورد توجه قرارگیرد دراین مقاله برای یک مدل نگاشت حریصانه اگاه از اشکال و تغییر پذیری بارآوری ساخت مورد بررسیقرار گرفته است و تاثیر نرخ اشکال اندازه تابع منطقی نسبت اندازه تابع به اندازه مدل تقاطعی و نرخ تغییر پذیری را با استفاده از شبیه سازی مونت کارلو برروی بارآوری ساخت مورد مطالعه قرار داده است.

کلیدواژه ها:

بارآوری ساخت ، مدار مبتنی بر مدل تقاطعی ، اشکال ، تغییر پذیری پارامتر ، نگاشت

نویسندگان

فاطمه السادات ساعتچی

دانشگاه آزاد اسلامی واحد قزوین

بهنام قوامی

دانشگاه صنعتی امیرکبیر

محسن راجی

دانشگاه صنعتی امیرکبیر

حسین پدرام

دانشگاه صنعتی امیرکبیر

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • دانشکده مهندسی کامپیوتر، دانشگاه صنعتی شریف، تهران، 17 تا 19 ...
  • ITRS, International Technology Roadmap for Semiconductor Emerging Research Devices, 2009. ...
  • R. F. Pease et al., "Lithography and Other Patterning Techniques ...
  • Y. Cui and C. M. Lieber, :Functional Nanoscale Electronics Devices ...
  • Computer Architecture, pp. 178-189, 2001. ...
  • DeHon, A., _ 'Nanowire-B ased Programmable Architectures", ACM JETC Vol.1(2), ...
  • Snider, G., Kuekes, P., Williams, _ CMOS-Like Logic in Defective ...
  • J. Huang, M. B. Tahoori, and F Lombardi, "On the ...
  • M. S. Gudiksen, L. J. Lauhon, J. Wang, D. C. ...
  • J. Huang, M. B. Tahoori, and F Lombardi, "On the ...
  • "Collaborative Benchmarking Laboratory, " 1993 LGSynth Benchmarks, North Carolina State ...
  • نمایش کامل مراجع