تکنیک های بهینه سازی طراحی تقویت کننده های کم نویز

در این مقاله نحوی طراحی یک تقویت کننده کم نویز (LNA) با استفاده از توپولوژی کسکد و با توجه به محدودیت های بنیادی توپولوژی کسکد برای دست یافتن همزمان به تطبیق ورودی و عدد نویز بهینه و توان مصرفی پایین پرداخته شده است. برای دست یافتن همزمان به تطبیق ورودی عدد نویز بهینه از تکنیک فیدبک سری و موازی با قرار دادن سلف در ترمینال های گیت و سورس ترانزیستور ورودی استفاده شده است. این تکنیک باعث افزایش توان مصرفی و فرکانس کاری می شود. برای کاهش توان مصرفی بایستی سلف موجود در سورس را افزایش داده و ترانزیستور ورودی را کوچکتر نمود که این عمل باعث می شود تا عدد نویز افزایش یافته و تطبیق ورودی خراب شود. برای اینکه سلف موجود در سورس کوچک بماند و همچنین توان مصرفی کاهش یابد با کوچک نمودن ترانزیستور ورودی یک خازن اضافی بین ترمینال های گیت و سورس ترانزیستور ورودی قرار داده می شود. خازن اضافی باعث می شود بطور همزمان به تطبیق ورودی و عدد نویز بهینه و توان مصرفی پایین دست یافت. در شبیه سازی انجام شده از تکنولوژی TSMC 0.18umRF-CMOS استفاده شده است. بطوری به بهره 16dB و عدد نویز 1.2dB و تطبیق ورودی کمتر از -27dB با توان مصرفی 9 میلی وات و ابعاد 0.8 میلی متر مربع دست یافته است.

کلیدواژه ها:

CMOS ، تقویت کننده کم نویز LNA ، توان مصرفی کم ، ولتاژ کم ، بهینه سازی نویز ، RF