بررسی عملکرد MOSFET لایه نازک
محل انتشار: کنفرانس فیزیک ایران 1387
سال انتشار: 1387
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,178
متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
IPC87_065
تاریخ نمایه سازی: 24 آذر 1388
چکیده مقاله:
در این نوشتار میزان تاثیر محل فلزگیت و میزان تاثیراندازه طول بر عملکرد یک MOSFET لایه نازک در ابعاد نانومتر، بررسی شده است. شبیه سازی نشان می دهد، هر چه مکان گیت را به درین نزدیک نمائیم میزان جریان، نسبت به حالتی که گیت در وسط یا نزدیک سورس باشد، کاهش خواهد یافت و مقاومت خروجی ترانزیستور نیز در همین حالت، به ازای شرایط خاصی، مقداری منفی خواهد بود. در ضمن با تغییر طول کانال از 15nm تا 100nm بازای ولتاژهای بایاس مختلف، میزان DIBL در طول کانالهای مختلف و نیز کاهش ولتاژ آستانه ( Threshold-voltage roll off) بازای ولتاژهای بایاس مختلف بررسی شده است.
نویسندگان
علی قاسمی
دانشکده فنی و مهندسی دانشگاه تربیت معلم سبزوار
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :