کالیبراسیون پس زمینه مبدل پایپلاین با ساختار 1/5 بیت در هر طبقه با استفاده از اعمال نویز شبه تصادفی

هدف از این مقاله معرفی روش مبتنی بر تزریق دیتر برای کالیبراسیون پس زمینه دیجیتال مبدل آنالوگ به دیجیتال پایپلاین با ساختار 1/5 بیت در هر طبقه است. عوامل غیر ایده آلی متعددی چون عدم تطبیق خازن ها، تزریق بار سوییچ ها، خطاهای ولتاژهای مرجع و بهره محدود و همچنین بهره وابسته به سیگنال Opamp کارایی مبدل های آنالوگ به دیجیتالو دیجیتال به آنالوگ را محدود می کنند. در این مقاله ضمن بررسی خطاهای موجود مبدل های پایپلاین و عوامل غیر ایده آلی تاثیر گذار بر عملکرد ADC، اثر هر یک از عوامل غیر ایده آلی بر عملکرد طبقه مبدل مورد بررسی قرار خواهد گرفت. پس از آن روش کالیبراسیون پس زمینه مبتنی بر دیتر مبدل آنالوگ به دیجیتال با در نظر گرفتن مدارا متداول پیاده سازی طبقات مبدل ارایه خواهد شد.

کلیدواژه ها:

مبدل آنالوگ به دیجیتال پایپ لاین ، افزونگی ، کالیبراسیون ، خطاهای خطی ، خطاهای غیرخطی