طراحی و بهینه سازی مالتی پلکسر 8:1 توسط مدارات برگشت پذیر

منطق برگشت پذیر نقش مهمی در طراحی مدارهای دیجیتالی ایفا می کند، به طوریکه در سیستم های مبتنی بر نانوتکنولوژی، پردازش کوانتومی، و طراحی مدارهای cmos با توان مصرفی کم، کاربرد گسترده ای از خود نشان داده است. توان تلفاتی به خصوص در مدارهای دیجیتالی بعلت استفاده از میلیون ها گیت در تراشه بسیار مهم می باشد. امروزه آرایه های دروازه قابل برنامه ریزی (FPGA) بسیار رایج شده است و یکی از روش های متداول در طراحی آنها استفاده از مالتی پلکسر می باشد. لذا بهبود عملکرد مالتی پلکسرها نقش کلیدی در بهبیود عملکرد FPGA ها بازی می کنند. در این مقاله یک مالتی پلکسر 8:1 جدید با استفاده از گیت های برگشت پذیر ارایه گردیده است. مدار پیشنهادی از نظر تعداد گیت های برگشت پذیر و پیچیدگی مدار بهبود یافته است.

کلیدواژه ها:

توان تلفاتی ، خروجی زاید ، هزینه کوانتومی ، منطق برگشت پذیر ، ورودی ثابت