طراحی فیلتر LC کاهش هارمونیک در اینورتر با استفاده از منطق فازی
سال انتشار: 1396
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 597
فایل این مقاله در 18 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
این مقاله در بخشهای موضوعی زیر دسته بندی شده است:
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
PCCO01_153
تاریخ نمایه سازی: 26 مرداد 1397
چکیده مقاله:
در عمل، ویژگی های هارمونیک مدارها، پیچیده و درهم تنیده هستند. دو نوع از منابع هارمونیک که باعث اعوجاج ولتاژ شکل موج اینورتر خروجی می شوند، وجود دارد: یکی سوییچینگ PWM اینورتر و دیگری ویژگی های غیر خطی بار. این مقاله، یک روش طراحی برای بهبود هارمونیک ولتاژ خروجی یک اینورتر تک فاز با خروجی فیلتر L-C را با استفاده از کنترل کننده های منطق فازی FLC پیشنهاد می کند. کنترل بازخورد PI با استفاده از روش ضریب نمودار CDM برای طراحی فیلتر ولتاژ خروجی استفاده می شود. رابطه بین مقادیر L-C و ثابت زمانی سیستم با فرم بسته، شرح داده شده و مقادیر فیلتر باید بارها و بارها به منظور برآوردن ولتاژ تجویز اعوجاج هارمونیکی کل THD در سیستم، محاسبه شود. بنابراین، جعبه ابزار منطق فازی MATLAB برای الگوریتم کنترل منطق فازی ارایه شده است. مقدار L-C از فیلتر را می توان به یک محدوده ثابت در مشخصه غیر خطی شرایط عملی، به منظور بهبود هارمونیک ولتاژ خروجی به طور موثر تر و برای جلوگیری از تکرار محاسبه تنظیم نمود
کلیدواژه ها:
نویسندگان
علی اکبر جعفری
دانشجوی کارشناسی ارشد مهندسی برق کنترل، دانشگاه آزاد اسلامی واحد دورود، دورود، ایران
سلمان کریمی
استادیار گروه مهندسی الکترونیکدانشگاه لرستان، خرم آباد، ایران
رضا ساکی
مربی گروه مهندسی برق، دانشگاه آزاد اسلامی واحد دورود، دورود، ایران