بررسی و شبیه سازی گیت منطقی AND با امکان افزایش سویینگ و بهبود سرعت خروجی با استفاده از تکنیک GDI بهبود یافته

امروزه در طراحی مدارهای دیجیتال، کاهش توان مصرفی و فضای پیادهسازی، پیچیدگی کمتر و سرعت خروجی از اهمیت بالایی برخوردار میباشند. که در این راستا تکنیکها و روشهای گوناگونی طراحی و پیادهسازی شده است. ما در این مقاله به بررسی GDI1 و شبیهسازی گیت منطقی AND با استفاده از تکنیک (انتشار ورودی گیت) میپردازیم. در واقع تکنیک GDI جدیدترین تکنیک برای طراحی مدارهای توان پایین است، که در مقایسه با روش های دیگر توان مصرفی کمتری دارد و تاخیر انتشار را کاهش میدهد. ولی دارای معایبی مانند تخریب سویینگ و پیچیدگی ساخت و اتصال بدنه است، که با استفاده از تکنیک GDI بهبود یافته مشکل سویینگ تا حدودی حل میشود. و با اضافه کردن دو ترانزیستور NMOSو PMOS سویینگ مطلوبی حاصل میشود. نتایج شبیه سازی توسط نرم افزار Cadence بر پایه تکنولوژی 18μm,0 انجام شده است.

کلیدواژه ها:

توان پایین(power Low ، (تکنیک انتشار گیت ورودی بهبود یافته -Mod ، (مدارهای ترکیبی GDI2)