طراحی و پیاده سازی یک کمک پردازنده برای رمز نگاری آشوبی تصاویر

امنیت تصاویر دیجیتال روز به روز اهمیت بیشتری پیدا می کند و لذا نیاز به روش هایی برای تامین امنیت آن ها بیشتر احساس می شود. در این مقاله هدف ارائه طرحی سخت افزاری از الگوریتم آشوبی BRIE برای رمز تصویر جهت رسیدن به کارآیی بیشتر از بعد سرعت و امنیت می باشد. در این راستا این الگوریتم رابه صورت یک کمک پردازنده سازگار با پردازنده های سری Intel و با یک معماری خط لوله پیاده سازی نمودیم و برای شبیه سازی طرح کمک پردازنده، آن را با زبان VHDL توصیف کرده و طرح را برای FPGA سری Xilinx Spartan 2 XC2S150 که تراشه ای با ۱۵۰۰۰۰ گیت می باشد، سنتز کردیم. عمل رمز کردن یک تصویر نمونه با سایز 16*16 پیکسل به وسیله کمک پردازنده خط لوله پیشنهادی ما، ۲۶۴ سیکل ساعت به طول انجامید که نسبت به حالت سریال به افزایش سرعت برابر با 2/9 وبه ماکزیمم فرکانس برابر با 22/4 MHZ رسیدیم.