طراحی و پیاده سازی پردازنده ی ترکیب شده ی Single Cycle بر روی FPGA
محل انتشار: دومین کنفرانس بین المللی علوم و مهندسی
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,334
فایل این مقاله در 13 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICESCON02_150
تاریخ نمایه سازی: 16 شهریور 1395
چکیده مقاله:
در این مقاله سعی بر این داریم که یک پردازنده Single Cycle از خانواده MIPS را طراحی و پیاده سازی کنیم. واحد محاسباتی FPU ، پروتکل ارتباطی USART ، راه انداز نمایشگر حرفی رقمی و... از امکانات این پردازنده می باشند که با دستورالعمل خاصی که برای آنها لحاظ شده است میتوان هر یک از آنها را به کار گرفت. تمام واحدهای پردازندهی پیشنهادی به زبان VHDL طراحی و بر روی تراشهی XC3S400 پیاده سازی شده است. چون در طراحی این پردازنده از هستههای آماده استفاده نشده است، لذا میتوان آنرا بر روی هر تراشهای که امکانات لازم را داشته باشد پیاده سازی کرد.
کلیدواژه ها:
نویسندگان
امین آقاخانی
دانشآموخته مهندسی کامپیوتر، دانشگاه صنعتی همدان
محمدحسین دوست محمدی
عضو هیات علمی گروه مهندسی برق، دانشگاه صنعتی همدان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :