منطق دینامیکی جدید برای طراحی گیت های عریض توان- پایین

در این مقاله، یک منطق دینامیکی جدید برای کاهش توان مصرفی گیت های عریض بدون افزایشچشمگیر تاخیر پیشنهاد می شود. این تکنیک مداری مبتنی بر مقایسه ولتاژهای دو سر شبکه پایین کشبا استفاده از یک تقویت کننده سنجش می باشد. بدین طریق لازم نیست که دامنه ولتاژ دو سر شبکهپایین کش مانند منطق دومینوی متداول به اندازه ولتاژ تغذیه باشد. بنابراین دامنه ولتاژ دو سر شبکهپایین کش در منطق پیشنهادی کاهش می یابد و توان مصرفی کم می گردد. مزیت دیگر منطقدینامیک پیشنهادی تولید همزمان خروجیهای مکمل در صورت نیاز است. از خروجی های مکمل میتوان جهت تولید سیگنال اتمام مورد نیاز مدارهای غیر همزمان استفاده کرد. بدلیل استفاده ازترانزیستور در حالت دیودی برای شبکه پایین کش، نشتی مدار کم و مصونیت در برابر نویز آن افزایشیافته است. گیت های عریض با استفاده از نرم افزار HSPICE در تکنولوژی 90 نانومتر CMOS درتاخیر یکسان شبیه سازی شدند. نتایج شبیه سازی برای گیت های OR با 64 ورودی، 45 % کاهش توانو 2 برابر بهبود مصونیت در برابر نویز را در مدار پیشنهادی نسبت به مدار دومینوی متداول نشان می دهند.

کلیدواژه ها:

منطق دینامیک ، مصونیت در برابر نویز ، گیت های عریض ، طراحی توان- پایین