طراحی و پیاده سازی یک مبدل ثبات تقریب متوالی آسنکرون با روش بهینه سازی 32-4 در MS/s با قابلیت تفکیک 10 بیت و فرکانس نمونهبرداری D/A زمان نشست0.13 μm CMOS تکنولوژی
محل انتشار: دومین کنفرانس بین المللی مهندسی و علوم کاربردی
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 869
فایل این مقاله در 16 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEASCONF02_084
تاریخ نمایه سازی: 25 آذر 1395
چکیده مقاله:
در این مقاله، یک مبدلS.A.Rتوان پایین با دقت بالا( 10 بیت) و نرخ نمونه برداری متوسط در رنج 4 تا 32 مگاهرتز اتخاذ شده است که مدارات آن از پردازش آسنکرون با نگرشی جدید استفاده می کنند. دراین مقاله، یک روش جدید در پردازش آسنکرون ارائه شده است که برای افزایش سرعت مبدل با بازده توان بالاتر نسبت به روش متداول بسیار مناسب است و تعدادی از معایب طراحی کلاک مبدل آسنکرون،نظیر عدم نشست کامل خازن های آرایه ی D/Aدر آن بروز نمی کند. در نهایت ایده ی آسنکرون به یک نمونه مبدلS.A.Rده بیتی اعمال گردیده است. نتایج شبیه سازی در ولتاژ تغذیه 1.20.6 ولت و - فناوری 130 نانومترCMOS اتخاذ شده است و این ساختار توانسته است با دقت 10 بیت، به FoMمعادلfJ/step.conv 5/3 دست پیدا کند.
کلیدواژه ها:
نویسندگان
محسن دشت بیاضی
دانشگاه فردوسی مشهد،ایران
علی محمدیان
دانشگاه آزاد اسلامی واحد علوم و تحقیقات خراسان شمالی،ایران
عباس گلمکانی
استادیار دانشکده مهندسی برق،دانشگاه صنعتی سجاد، مشهد ،ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :