طراحی و پیاده سازی الگوریتم کوردیک با توان مصرفی پایین برای کاربردهای پایه ای بر روی FPGA
محل انتشار: دومین همایش ملی پژوهش های مهندسی رایانه
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 2,289
فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
RCEITT02_081
تاریخ نمایه سازی: 22 آبان 1395
چکیده مقاله:
الگوریتم کوردیک بسیار مهم و کاربردی می باشد. با استفاده از الگوریتم کوردیک می توان توابع مثلثاتی، سیتوس، کسینوس وتوابع نمایی را بر روی آرایه گیت برنامه پذیر میدانی (FPGA) پیاده سازی کرد. همچنین الگوریتم کوردیک در پردازش سیگنال، پردازش تصویر و کنترل ربات ها کاربرد بسیار زیادی دارد. در این مقاله، الگوریتم کوردیک 16 بیتی را برای کاربردهای پیاده سازی توابع پایه ای (مثلثاتی، سینوسی، کیسنوسی) بر روی قطعه FPGA SPARTAN-6 Lower Power XC6SLX4L طراحی و پیاده سازی کرده ایم که فرکانس بدست آمده 754، 201 مگاهرتز می باشد و توان مصرفی 0.011 وات بدست است. توان مصرفی در طراحی هایی که به صورت سخت افزاری انجام می شودبسیار مهم می باشد و هر چه توان مصرفی کمتر باشد بهتر است. نتایج پیادهسازی نشان می دهد که فرکانس و توان مصرفی بدست آمده خوب می باشد.
کلیدواژه ها:
نویسندگان
رضا شعیبی
دانشگاه آزاد اسلامی، واحد گناباد، باشگاه پژوهشگران جوان و نخبگان، گناباد، ایران
علی قربانی نقاب
دانشگاه آزاد اسلامی، واحد بجنورد، گروه برق، بجنورد، ایران
افشین شعیبی عمرانی
دانشگاه آزاد اسلامی، واحد بجنورد، گروه برق، بجنورد، ایران
سیدمسعود علیزاده معصومیان
موسسه آموزش عالی اقبال لاهوری، مشهد، ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :