پیاده سازی الگوریتم Chain Code بر روی FPGA
محل انتشار: نهمین کنفرانس سالانه انجمن کامپیوتر ایران
سال انتشار: 1382
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 4,450
فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
این مقاله در بخشهای موضوعی زیر دسته بندی شده است:
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ACCSI09_115
تاریخ نمایه سازی: 4 بهمن 1386
چکیده مقاله:
در این مقاله به بررسی نحوۀ پیاده سازی الگوریتم chain code بر روی FPGA می پردازیم. الگوریتم chaincode . یکی از الگوریتم های کد کردن تصویر می باشد که برای کد کردن لبه های یک شیء در تصویر استفاده می شود همچنین این الگوریتم می تواند عرض، ارتفاع، محیط و مساحت شیء را نیز به دست آورد . این الگوریتم در پردازش تصویر و شناسایی و مقایسۀ شیء ها و الگوها با هم کاربرد بسیاری دارد . در این پروژه ابتدا الگوریتم chain code با استفاده از VHDL که زبان توصیف سخت افزار می باشد، شبیه سازی شده و سپس برنامۀ نوشته شده به زبان VHDL بر روی مدل Spartan-II از FPGA های شرکت Xilinx پیاده سازی می شود
پردازندۀ مذکور قابلیت تولید chain code را برای یک تصویر با ابعاد حداکثر 256*256 پیکسل سیاه و سفید دارا می باشد که البته در صورت نیاز این ابعاد قابل گسترش می باشند . همچنین این پردازنده، طول، عرض، محیط و مساحت شیء موجود در تصویر را نیز علاوه بر تولید کد به دست می آورد
کلیدواژه ها:
پردازش تصویر - پردازش بلادرنگ - VHDL - FPGA - Chain Code
نویسندگان
علی ذاکرالحسینی
دانشکده برق و کامپیوتر ، دانشگاه شهید بهشتی
سیدحسن صحفی
دانشکده برق و کامپیوتر ، دانشگاه شهید بهشتی
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :