ارزیابی توان عملیاتی مهاجرت وظایف در شبکه های روی تراشه مبتنی بر همبندی توری

سال انتشار: 1393
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 580

فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

CITCONF02_282

تاریخ نمایه سازی: 19 اردیبهشت 1395

چکیده مقاله:

در شبکه های روی تراشه اجرای وظایف به صورت پویا انجام می شود،در بسیاری از مواقع لازم می شود برخی از وظایف در هسته های یک تراشه چند هسته ای جا به جا شوند تا فضای پردازشی برای ورود وظایف جدید ایجاد شود. این نیاز به مهاجرت وظایف شناخته می شود. مهاجرت وظایف به طور قابل توجهی بر روی پارامترهای کارایی همچون کاهش توان مصرفی،کمینه کردن میانگین تاخیر و بهبود توان عملیاتی تاثیر می گذارد. تا به حال روش های مهاجرت وظایف متعددی برای شبکه های روی تراشه مبتنی بر توری ارائه شده است. در این مقاله الگوریتم های پرکاربرد مهاجرت وظایف در شبکه های روی تراشه نظیر روی قطری و روش گردآوری -پراکندگی را از لحاظ معیار توان عملیاتی مورد ارزیابی قرار داده ایم.همچنین برای بهتر شدن ارزیابی این الگوریتم های مهاجرت وظایف را بر روی سه کاربرد واقعی MPEG،VOPDو 263 DECMP3DEC مورد مقایسه قرار داده ایم. نتایج ارزیابی نشان می دهد که الگوریتم مهاجرت گردآوری -پراکندگی توان عملیاتی را برای سه کاربرد معرفی شده به ترتیب 17%، 24% و 26% درصد نسبت به روش قطری بهبود می دهد.

کلیدواژه ها:

شبکه های روی تراشه ، مهاجرت وظایف ، توان عملیاتی ، همبندی توری

نویسندگان

سیما افشارپور

دانشجوی کارشناسی ارشد،گروه مهندسی کامپیوتر،دانشگاه آزاد اسلامی واحد بروجرد ،ایران

احمد پاطوقی

استادیار،دانشکده مهندسی کامپیوتر،دانشگاه علم و صنعت ،تهران،ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • A Tool for Automatic Topology Selection and Generation :SUMAPه 9.Murali, ...
  • Benini, L., De Micheli, G. (2002), "Network on Chips: A ...
  • Dally, W.J., Towles, B. (2001), _ Packets, Not Wires: On-Chip ...
  • Guerrier P., Greiner A. (2000), "A Generic Architecture for On-Chip ...
  • Jantsch A., Tenhunen H (2003), "Network On-Chip", Kluwer Academic Publishers. ...
  • Hemani, A., Jantsch, A., Kumar, S., Postula A., Oberg, J., ...
  • Jayasimha, D.N, Zafar, B., Hoskote, Y. (2006), "On-Chip Inte rconnection ...
  • Martin, G. (2006), "Overview of the MPSOC Design Challenge, Proceedings ...
  • Murali, S., De Micheli, G. (2004a), "Bandwidth- Constrained Mapping of ...
  • Owens, J.D., Dally, W.J, Ho, R., Jayasimha, D.N., Keckler, S.W. ...
  • Gerasoulis, A., Yang, T. (1993), _ the Granularity and Clustering ...
  • Wang, N.C, Chen, T.S. (2004), _ Migration in All-Port Wormhole ...
  • Chen, T.S. (2000), _ Migration in 2D Wormho le-Routed Mesh ...
  • Briao, E.W, Barcelos, D., Wronski, F., Wagner, F.R. (2007), "Impact ...
  • Katre, K.M., Ramaprasad, H., Sarkar, A., Mueller, F. (2009), "Policies ...
  • Bertozzi, S., Acquaviva, A.. Bertozzi, D., Poggiali A. (2006), "Supporting ...
  • Wenzel Briao, E., Barcelos, D., Wagner, F.R. (2008), "Dynamic Task ...
  • Palesi, _ Patti, D., Fazzino, F. (2010), "Noxim the NoC ...
  • Goh, LK., Veeravalli, B. (2008), "Design and Performance Evaluation of ...
  • نمایش کامل مراجع