Design of New Full Swing Low-Power and High-Performance Full Adder for Low-Voltage Designs
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: انگلیسی
مشاهده: 693
فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ITCC01_225
تاریخ نمایه سازی: 9 فروردین 1395
چکیده مقاله:
This paper, presents a new design for 1-bit full adder cell using hybrid-CMOS logic style. The new full swing full adder cell has excellent performance in low values of power supply, so this circuit is a suitable choice for low-power applications and low-voltage designs. According to the simulation results, the proposed full adder has the best power consumption, propagation delay and power-delay product compared to its counterparts, such that the power-delay product of the proposed full adder is 39% better than the next best PDP. HSPICE simulations using TSMC's 130nm technology with a power supply of 1.2V was utilized to evaluate the performance of the circuits.
کلیدواژه ها:
نویسندگان
Seyyed Reza Talebiyan
Department of Electronic Engineering, Imam Reza International University , Mashhad, Iran
Milad Jalalian Abbasi Morad
Department of Electronic Engineering, Imam Reza International University , Mashhad, Iran
Ebrahim Pakniyat
Department of Electronic Engineering, Imam Reza International University , Mashhad, Iran
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :