مدار خود کنترل کننده سطح ولتاژ با بایاس بدنه برای کاربردهای توان پایین

سال انتشار: 1384
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 3,462

فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ICEE13_041

تاریخ نمایه سازی: 27 آبان 1386

چکیده مقاله:

در این مقاله بهبود روش خود کنترل کننده سطح ولتاژ برای کاهش توان مصرفی مدارات دیجیتال ارائه می گردد. در این بهبودی، تکنیک بایاس بدنه با روش خود کنترل کنده سطح ولتاژ تلفیق گردیده تا توان مدار دیجیتال در حالت Standby کاهش یابد. در تغییر بایاس بدنه، یک ولتاژ منفی به بدنه ترانزیستورهای نوع n در مدارخود کنترل کننده سطح ولتاژ اعمال می شود که می تواند ولتاژ آستانه رابه میزان قابل ملاحظه ای افزاش دهد. این افزایش ولتاژ استانه منجر به کاهش جریان زیر استانه و بنابراین کاهش توان Standby می شود. از مزایای این روش حفظ داده های مدارات ترتیبی در حالت Standby می باشد. برای نشان دادن کارایی روش پیشنهادی، یک مدار جمع کننده Ripple Carry 8 و 16 بیتی طراحی شده و توان مصرفی در حالات استفاده ازمدار خود کنترل کننده سطح ولتاژ با و بدون تلفیق اثر بدنه با یکدیگر مقایسه شده اند. نتایج این مقایسه که با استفاده از SPICE برای تکنولوژی 70nm CMOS بدست امده نشانگر کاهش توان مصرفی بیش از 30 درصد برای حالت روش خود کنترل کننده سطح ولتاژ بهبود یافته می باشد. این درحالی است که سرعت مدار تغییر چندانی نمی کند.

کلیدواژه ها:

توان پایین ، خود کنترل کننده سطح ولتاژ ، بایاس بدنه ، توان MTCMOS ، Standby

نویسندگان

رشید صفاایسینی

دانشکده برق، دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران)

سیدقاسم رضوی پور

دانشکده برق، دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران)

علی افضلی کوشا

آزمایشگاه طراحی مدار مجتمع، گروه مهندسی برق و کامپیوتر، دانشکده فنی

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Kaushik Roy and Sharat Prasad, Low-Power CMOS VLSI Circuit Design, ...
  • Shin'ichiro Mutoh, Takakuni Douseki, Yasuyuki Matsuya, Takahiro Aoki, Satoshi Shigematsu, ...
  • Tadayoshi Enomoto, Yoshinori Oka, and Hiroaki Shikano, "A Self-Contro llable ...
  • httb : //www-device _ eecs .berkelev. edu/~otm/ ...
  • Zanjan, Iran, May 10-12, 2005. ...
  • نمایش کامل مراجع