ورود
مقالات فارسیISIکنفرانسهاژورنالها

ارائه یک روش جدید جمعکننده RNS برای مجموعه پیمانه {2n-1,2n,2n+1}

محل انتشار: اولین کنفرانس ملی ایده های نو در مهندسی کامیپوتر
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 984

فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:
https://civilica.com/doc/418150

شناسه ملی سند علمی:

NICE01_049

تاریخ نمایه سازی: 30 دی 1394

چکیده مقاله:

عمل جمع، یک عمل پایه ای در سیستم اعداد مانده ای بوده و تسریع این عمل موجب افزایش سرعت عملیات تفریق و ضرب می شود در این راست، این مقاله یک روش جدید برای جمع کننده سیستم اعداد مانده ای ارائه داده است که با استفاده از جدا کردن 3 بیت کم ارزش هر دو عدد و جمع باینری آنها و تبدیل بیتهای باقی مانده از هر دو عدد از سیستم وزنی به سیستم اعداد مانده و جمع آنها در سیستم RNS، سرعت عمل جمع در RNS افزایش یافته است. این امر موجب پیاده سازی کارآمدتر این مدارات در VLSI می گردد.

کلیدواژه ها:

سیستم اعداد مانده ای ، حساب کامپیوتری ، جمع کننده RNS ، VLSI

نویسندگان

الهام یعقوبی

مدرس دانشکده مهندسی کامپیوتر، انشگاه آزاد اسلامی واحد نجف آباد

مرضیه گرامی

عضو هیئت علمی دانشکده مهندسی کامپیوتر، دانشگاه آزاد اسلامی واحد شهرکرد

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • parhami B, "RNS Representation with Redundant Residues", proc. Of the ...
  • Garner H, "The residue number system", IRE Trans. Electronic Computer, ...
  • Patel R.A., Benaissa M., Boussakta S. and Powell N., "Power- ...
  • Kinoshita E. and Lee K., " A Residue Arithmetic Extension ...
  • Paliouras V. and Stouraitis T., "Novel High Radix Residue Number ...
  • Yang L. and Hanzo L., "Redundant Residue Number System based ...
  • Freking W.L. and Parhi K.K., "low-power FIR digital filters using ...
  • Conway R. and nelson J., "improved RNS FIR filter architectures", ...
  • Fernandez P.G., et al, _ RNS-based matrix-ve ctor-multiply FCT architecture ...
  • Re A.D., nannareli A. and Re M., "a tools for ...
  • Yen s., lim s. and moon s., "RSA speedup with ...
  • Ramirez J..et al., "fast RNS FPL-based co mmunications receiver design ...
  • szabo n. and tanaka r, "residue arithmetic and its applications ...
  • taylor f., "a single modulus ALU for signal processing", IEEE ...
  • parhami b., "computer arithmetic: algorithms and hardware designs", oxford, 2002. ...
  • Mi Lu, "architecture and logic in computer system", john wiley, ...
    • نمایش کامل مراجع