طراحی کارآمد جمعکننده BCD برگشتپذیر با قابلیت تحملپذیری خطا

سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 592

فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

TEDECE01_594

تاریخ نمایه سازی: 30 آبان 1394

چکیده مقاله:

این در سالهای اخیر منطق برگشتپذیر به دلیل اتلاف کم توان، مورد توجه بسیاری از پژوهشگران قرار گرفته است. یکی از مسائل مهم در منطق برگشتپذیر تحملپذیری خطا میباشد. در این مقاله طراحی بهبودیافتهای از مدار جمعکننده BCD برگشتپذیر تحملپذیر خطاارائه میشود. بهبود در مدار جمعکننده برگشتپذیر BCD ارائهشده طی سه مرحله انجام میشود. در مرحله اول با جایگزینی مناسب دروازهتمام جمعکننده FTRA بهجای دروازه تمام جمعکنندههای موجود در طراحیهای پیشین، در پارامترهای مدار بهبود حاصل میشود. در مرحله دوم با انتخاب مناسب دروازههای فیمان دابل و فردکین بهجای دروازههای NFT تمامی پارامترهای مدار اصلاح میشود. در مرحله سوم بهجایدادن ورودی ثابت صفر و یا یک به ورودیای که خروجی متناظر آن زائد و بلااستفاده است، میتوان از خروجی زباله تولیدشده در دروازههایقبلی استفاده کرد که این امر باعث کاهش در تعداد خروجیهای زباله و ورودیهای ثابت میشود. با استفاده از تمامی مراحل گفتهشده مدار پیشنهادی در پارامترهایی ار قبیل هزینه کوانتومی، تعداد دروازههای مورد استفاده، تعداد ورودیهای ثابت و تعداد خروجیهای زباله بهترتیب به میزان 17.0درصدو25درصدو10و7.14درصد نسبت ب کارهای گذشته بهبود حاصل شده است

نویسندگان

سیده مهسا حسینی

دانشگاه بین المللی امام رضا (ع)

منیره هوشمندکفائیان

دانشگاه بین المللی امام رضا (ع)

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Novel Quantum Cost Efficient Reversible A؛ه [1] S. Islam, Full ...
  • H. G. Rangaraju, U. Venugopal, K. N. Muralidhara, K. B. ...
  • C. H. Bennett, "Notes _ Landauer's principle Reversible Computation and ...
  • S. Herbert, M. Banyay, A. P. Maryasov, U. Paschen, H. ...
  • A. Jain, N. Purohit, S. Ch. Jain, _ Extended Approach ...
  • R. Saligram, Sh. Sh. Hegde, Sh. A. Kulkarni, H. R. ...
  • B. Parhami _ "Fault tolerant reversible circuits", in Procedings of ...
  • M. Haghparast, "Design and Implementation of Nanometric Fault Tolerant Reversible ...
  • M. Haghparast, M. Shams, "Optimized Nanometric Fault Tolerant Reversible BCD ...
  • N. G. Prashanth, A. P. savitha, M. B. Anandaraju, K. ...
  • Hardware Cryptography, " Journal of Computer Science, Vol. 5, No. ...
  • S. Islam, M. M. Rahman, Z. Begum, M. Z. Hafiz, ...
  • K. Murthy, G. Gayatri, M. Kumar, "Design of Efficient PROPOSED ...
  • PRESERVING GATE (PPPG) , " Interhational Journal of VLSI design ...
  • Md. Rafiqul Islam, Md. Saiful Islam, Muhammad Rezaul Karim, Abdullah ...
  • Q. Xuemei, C. Fulong, G. liangmin, L. Yonglong, H. Min, ...
  • Bruce J., :Efficient Adder Circuits Based on a Conservative Reversible ...
  • B. Sen, S. Ganeriwal, B. K. Sikdar, "Reversible Logic- Based ...
  • نمایش کامل مراجع