طراحی تقویت کننده تفاضلی توان پایین و ولتاژ پایین با استفاده از بایاس وفقی

بازار ابزار قابل حمل که به سرعت در حال رشد است تمایل زیادی به مدارهای مجتمع با توان پایین دارد . طراحی مدارهای مجتمع با توان پایین ، نیاز به کاهش ولتاژ منبع و پارازیت های اتصالات داخلی تا کمترین مقدار ممکن دارد اما کاهش ولتاژ منبع مشکلاتی را نیز به طراحی مدار وارد می کند . برای رفع این مشکل ، از یک تقویت کننده عملیاتی که با ساختار کاملاً تفاضلی دو طبقه ای CMOS ،کلاس AB که با توان و ولتاژ بسیار پایین به مقدار 0.4v با کمترین اتلاف کار می کند ، پیشنهاد شده است .در تقویت کننده عملیاتی طراحی شده همه ی ترانزیستورها در ناحیه زیر آستانه بایاس شده اند. برای اینکه مدار طراحی شده از CMRR خوبی برخوردار باشد، از مدارCMFF استفاده گردیده است. تقویت کننده عملیاتی طراحی شده در تکنولوژی 90nm در شبیه ساز HSPICE طراحی و شبیه سازی شده است.

کلیدواژه ها:

کلاس AB ، CMOS ، آپ امپ