بافر جریان تمام تفاضلی با توان کم CMRR بالا، مقاومت ورودی بسیار پایین
محل انتشار: سومین کنفرانس مهندسی برق و الکترونیک ایران
سال انتشار: 1390
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,766
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEEE03_267
تاریخ نمایه سازی: 18 مهر 1390
چکیده مقاله:
دراین مقاله یک بافر جریان تمام تفاضلی ولتاژ پایین طراحی شده است که به عنوان طبقه ورودی در بسیاری از مدارات حالت جریان و به ویژه در تقویت کننده عملیاتی جریان می تواند بکاررود از ویژگیهای این مدار این است که با استفاده از یک روش نو و ابتکاری برای از بین بردن سیگنال حالت مشترک توانسته ایم به CMRR بسیار بالایی برسیم بافر جریان مذکور را به وسیله نرم افزار Hspice و با پارامترهای مدل 0/35μm , و تکنوولژی CMOS مربوط به شرکت TSMC و ولتاژ تغذیه 0/75± v شبیه سازی نموده ایم نتایج شبیه سازی مقادیر 0/08Ω و 101 dB و 145μw را به ترتیب برای مقاومت ورودی CMRR و توان مصرفی نشان میدهند مدار مذکور می تواند به عنوان یک بلوک مفیددر مدارهای الکترونیکی تمام تفاضلی و به خصوص پردازشگرهای حالت جریان استفاده شود.
کلیدواژه ها:
نویسندگان
علیرضا قربانی
دانشگاه علم و صنعت ایران پژوهشکده الکترونیک
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :