طراحی ضرب کننده پایپ لاین 64x64 بیت با ارایه ای منظم از حاصلضرب های جزئی

الگوریتم بوث بهبود یافته متداول، آرایه ای نامنظم از حاصل ضرب های جزئی به علت بوجود آوردن بیت اضافی در کم ارزش ترین مکان هر سطر حاصل ضرب جزئی تولید می کند. در این مقاله روشی که از بوجود آوردن بیت اضافی جلوگیری می کند پیشنهاد می شود. نتایج شبیه سازی حاصل از نرم افزار Design Compiter با تکنولوژی 0/18um CMOS نشان می دهند که ضرب کننده بوث بهبود یافته با ساختار منظمی از حاصل ضرب های جزئی و تکنیک پایپ لاین، باعث بهبود 86% تاخیر مسیر بحرانی و 4/5% بهبود توان مصرفی می شود.

کلیدواژه ها:

پایپ لاین ، حاصل ضرب جزئی ، ضرب کننده بوث بهبود یافته و والاس