بهینه سازی مصرف انرزی در یک تمام جمع کننده پر سرعت با استفاده از تکنیک NP-CMOS
سال انتشار: 1393
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 765
فایل این مقاله در 12 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ECOSE01_304
تاریخ نمایه سازی: 25 مهر 1393
چکیده مقاله:
دراین مقاله یک تمام جمع کننده کم مصرف ارایه شده است این تمام جمع کننده که توسط تکنیک NP-CMOS طراحی شده است درعین حال که دارای خاصیت بازگشت انرژی که منجر به کاهش مصرف مدار میشود دارای سرعت عملکرد مناسبی نیز میباشد این جمع کننده با تعدادی ازجمع کننده های دیگر ازنظر توان مصرفی تاخیر و PDP مقایسه شده است نتایج شبیه سازی برتری جمع کننده پیشنهادی را نسبت به دیگر مدلها نشان میدهد تمام شبیه سازی ها توسط نرم افزار HSPICE بافناوری 180نانومتر صورت گرفته است
نویسندگان
علیرضا مریدی
سازمان بنادر و دریانوردی استان هرمزگان دانشگاه آزاد اسلامی واحد علوم و تحقیقات هرمزگان گروه برق هرمزگان ایران
محمد صالحی
سازمان بنادر و دریانوردی استان هرمزگان
مرضیه سفیری زاده خورگو
دانشگاه هرمزگان هرمزگان ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :