تعیین ابعاد کانال ترانزیستورهای CMOS با استفاده از شبکه عصبی تابع پابه شعاعی

سال انتشار: 1391
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 839

فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد

این مقاله در بخشهای موضوعی زیر دسته بندی شده است:

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ISFAHANELEC01_072

تاریخ نمایه سازی: 23 اسفند 1392

چکیده مقاله:

با توجه به اهمیت انتخاب صحیح ابعاد کانال و نقش اساسی آن در عملکرد مقامات مجتمع، در این مقاله از شبکه عصبی پابه پای شعاعی جهت تعیین ابعاد کانال ترانزیستور CMOS در تکنولوژی TSMC 0.13μm با استفاده شده است. مدل عصبی ارائه شده از دقت بسیار بالایی در تعیین پارامترهای کانال برخوردار است و صحت این موضوع با طراحی یک مدار تقویت‌کننده تفاضلی مورد بررسی قرار گرفت. نتایج شبیه‌سازی نشان می‌دهد که از مدل عددی ترانزیستور جهت طراحی سایر مقالات مجتمع هم از آنالوگ و دیجیتال می‌توان استفاده کرد.

نویسندگان

نرجس حسنی خواه

عضو هیئت علمی گروه برق دانشگاه آزاد اسلامی واحد لنگرود

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • artificial neural networks, Materials Science and Engineering C27, pp.111 1-1116, ...
  • simulation of CMOS inverter, Solid-State Electronics 51, pp. 48-56, 2007. ...
  • M.T. Hagan, H.B. Demuth, M.H. Beale , Neural network design, ...
  • Algorithm for Radial Bas Function Networks, IEEE Transactions on Neural ...
  • Moller, A Scaled Conjugate Gradient Algorithm for Fast Supervised Learning, ...
  • University, Birmingham, 1999. ...
  • C.M. Bishop, Neural Networks for Pattern Recognition, Oxford University Press, ...
  • S. Haykin, Hamilton, Ontario, Neural Networks, second edition, Prentice Hall ...
  • نمایش کامل مراجع