طراحی یک دیکدر بهینه ترناری جهت استفاده در ساختار جمع کننده های چند تریتی مبتنی بر ترانزیستور هایپی با ساختار نانو لوله های کربنی

با توجه به کاهش مقیاس قطعات نیمه هادی سیلیکونی و مدارات مجتمع دیجیتال تا میزان محدوده نانومتر صنعت نیمه هادی با چالشهایی روبرو خواهد بود. ترانزیستورهای مبتنی بر نانولوله های کربنی CNTFET به دلیل ابعاد بسیار کم سرعت بالا و مصرف کم توان و همچنین به خاطر مشابه بودن عملکردشان با CMOS توجه طراحان مدارهای منطقی و سیستم دیجیتالی را جلب کرده اند استفاده از منطق چند ارزشی (MVL) به دلیل کاهش عملیات ریاضی موجب کاهش سطح تراشه و کاهش توان مصرفی در مقایسه با منطق دو ارزشی میشود در این مقاله به طراحی یک دیکدر جدید و بهینه جهت استفاده در جمع کننده و ضرب کننده چند تریتی با منطق سه ارزشی مبتنی بر ترانزیستورهای اثر میدان نانولوله کربنی (CNTFET) پرداخته شده است . در نهایت یک مقایسه از لحاظ توان و عملکرد این مدارات سه ارزشی CNTFET در برابر سایر محاسبات و مقایسه صورت پذیرفته است . در ادامه نتایج شبیه سازی که با بهره گیری از نرم افزار HSPICE در تکنولوژی ۳۲ نانومتر به دست آمده ارائه گردیده است . نتایج به دست آمده نشان می دهد حاصل ضرب توان در تاخیر (PDP) به میزان ۴۵ % بهبود یافته البته این بهبود در خصوص مداراتی است که از روش دیکود کردن هر رقم ورودی جهت به کارگیری محاسبات منطق دودویی استفاده کرده اند.

کلیدواژه ها:

ترانزیستور اثر میدان نانولوله کربنی ، دیکدر ، ضرب کننده ، جمع کننده منطق چند ارزشی ، منطق سه ارزشی نانولوله کربنی