Hardware Implementation of High-Speed Low-Power Viterbi Decoder for Deep-Space Communication
محل انتشار: فصلنامه ادوات مخابراتی، دوره: 5، شماره: 4
سال انتشار: 1395
نوع سند: مقاله ژورنالی
زبان: انگلیسی
مشاهده: 107
فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_TDMA-5-4_006
تاریخ نمایه سازی: 16 مرداد 1402
چکیده مقاله:
In communication systems, ensuring correct information reception is very important, Error Correction Coding methods have been developed in order to achieve this goal. Convolutional Code is used in Wireless, Satellite, mobile phones and Deep-Space communications, it is one of the most powerful Error Correction code, and the Viterbi algorithm is robust way to decode it. Power conception and speed are two important feature of Viterbi decoders, in many communications the power consumption is most important. In this paper, by removing extra decoding cycles, the SMU registers are reduced by ۲۰%, the power consumption reduced by ۱۴.۵% and the speed increased ۶ times without error correction performance loss. The proposed design is described by VHDL and it is implemented on Xilinx Spartan۳, Xc۳s۴۰۰ FPGA chip.
کلیدواژه ها:
نویسندگان
Ali Ghasemi khah
Shahid Chamran university of Ahvaz
Yosef Seifi Kavian
Shahid Chamran university of Ahvaz
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :