بهبود سرعت مبدلهای تقریب متوالی با استفاده از ساختار درهم تنیدگی زمانی

پژوهشهای اخیر در توسعه مبدلهای آنالوگ به دیجیتال رجیستر تقریب متوالی (SAR (ADCS از نظر معماری و عملکرد این مبدل قابل توجه است ساختار این مبدل به دلیل غیر ضروری بودن تقویت کننده های ،عملیاتی برای فرآیندهای جدید CMOS مطلوب و مناسب به نظر میرسد. مبدل های SAR با استفاده از ساختار در هم تنیدگی زمانی میتوانند دستیابی به سرعت تبدیل بسیار بالا و با وضوح ۸ بیت را فراهم سازند. همچنین این مبدل برای دقت ۱۰ بیت با سرعت چند صد کیلو نمونه بر ثانیه در کاربردهای با مصرف انرژی بسیار کم نظیر گره های شبکه های حسگر بیسیم قابل استفاده است. این مقاله ضمن بررسی نوآوریهای جدید در مبدل SAR ، مصرف کم این مبدل و سایر مزایای آن برای استفاده در بسیاری از فرآیندهای مدرن CMOS را بررسی میکند

کلیدواژه ها:

افزونگی نیم بیت ، در هم تنیدگی زمانی ، کالیبراسیون ، مبدل رجیستر تقریب متوالی (SAR-ADC) ، مبدل دیجیتال به آنالوگ (DAC).