تضعیف کننده ی کنترل شده با ولتاژ در باند X با استفاده از تکنولوژی CMOS ۶۵nm

سال انتشار: 1401
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 53

فایل این مقاله در 12 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ISCELEC07_030

تاریخ نمایه سازی: 15 آبان 1401

چکیده مقاله:

در این مقاله یک تضعیف کننده کنترل شده با ولتاژ در باند فرکانسی X ۸GHz تا ۱۲GHz با استفاده از تکنولوژیCMOS ۶۵nm طراحی شده است. در هر یک از بازوهای موازی و سری این تضعیف کننده که از نوع Π می باشد، سه ترانزیستورMOSFET به صورت سری قرار دارد تا محدوه مقاومت مطلوب کنترل شده با ولتاژ حاصل شود. به منظور کاهش اثر خازن هایگیت-سورس و گیت-درین، از مقاومت های ۱۰kΩ بصورت سری در گیت ها استفاده شده است. همچنین جهت جبران خازن هایپارازیتی و بهبود پاسخ فرکانسی در هر یک از بازوهای سری و موازی، سلف موازی به کار گرفته شده است. نتایج شبیه سازینشان می دهد که محدوده ی تضعیف این تضعیف کننده هنگام اعمال ولتاژ کنترلی از ۰ تا v۱ ، ۳۰dB و حداقل ۲۱S حداقلتضعیف ۳dB- در بازه فرکانسی GHz۸ تا ۱۲GHz است. همچنین ۱۱S در مدار پیشنهادی در بدترین حالت dB ۸.۸- است.نتایج شبیه سازی حالت گذرای مدار نشان می دهد که با تغییر ناگهانی ولتاژ کنترل از ۰ به ۱v ، سیگنال RF ورودی، در زمانگذار کمتر از ۱ns به حداکثر میزان تضعیف می رسد که نشان دهنده سرعت قابل توجه پاسخ زمانی مدار پیشنهادی است

کلیدواژه ها:

تضعیف کننده باند X ، کنترل شده با ولتاژ ، تکنولوژی CMOS ۶۵nm

نویسندگان

سید مهدی صالحی قهفرخی

دانشجوی ارشد مهندسی برق گرایش مدارات مجتمع الکترونیک دانشگاه شهرکرد

سید وحید میرمقتدایی

استادیار گروه مهندسی برق الکترونیک و مخابرات دانشگاه شهرکرد