بهینه سازی کدهای VHDL برای سنتز

ضمن معرفی خلاصه وار مراحلی که در وسایل سنتز کننده به هنگام اجرای یک پروسه سنتز استفاده می شود راه کارهایی برای بهینه نویسی کدهای سنتز پذیر VHDL معرفی می گردد البته با توجه به الگوریتم های استفاده شده دراین وسایل و محدودیت های موردنظر توپولوژی های مختلف از یک بیان رفتاری مدار ممکن است حاصل شود دراین مقاله با تاکید بر بعضی مهارتهای برنامه نویسی سعی می شود از الگوریتمهای سنتز نتایج بهینه ای بدست آورد.

کلیدواژه ها:

سنتز ، محدودیت های طراحی ، کد VHDL ، بیان رفتاری مدار