طراحی تقویت کننده عملیاتی CMOS با توان پایین
سال انتشار: 1400
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 303
فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ELCM04_055
تاریخ نمایه سازی: 30 شهریور 1400
چکیده مقاله:
روند گرایش به سمت سیستم های چیپ سیلیکونی با توان و ولتاژ پایین به سبب تقاضا جهت کوچک تر شدن اندازه و طولانی تر شدن طول عمر باتری برای کاربردهای پورتابل (قابل حمل) در تمامی بخشهای بازاریابی و تجارت، توجهات بسیاری را به خود جلب کرده است . منبع تغذیه جهت کاهش کل توان مصرفی سیستم با نسبت ثابتی کاهش یافته است. در این مقاله یک روش متداول برای طراحی تقویت کننده عملیاتی CMOS دو مرحله ای ارائه شده است . همچنین از یک مدار دو طبقه برای ارائه نویز فیگر، افزایش بهره و مصرف توان پایین استفاده شده است . بعضی از توپولوژی هایی برای طراحی LNA مانند: تطبیق امپدانس، تقویت کننده گیت مشترک (CG) و فیدبک سری و تقویت کننده های کاسکود وجود دارند .در ادامه مقاله بحثهایی همچون ساختارهای متداول سلف فعال و مزایای قابل توجه این سلف ها و نیز طراحی تقویت کننده کلی که شامل سه طبقه است و هر کدام از این طبقات دارای مدار فیدبک مشترک میباشند توضیح به عمل آمده است. و در اخر راجب انتخاب توپولوژی تقویت کننده و تقویت کننده توزیع شده رایج ، توضیح داده ایم.
نویسندگان
مصطفی خشنود
دکتری برق-الکترونیک، مدرس دانشگاه شهید چمران رشت
رامین شعبانی
دانشجوی کارشناسی دانشگاه شهید چمران رشت