CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی تقویت کننده عملیاتی CMOS با توان پایین

عنوان مقاله: طراحی تقویت کننده عملیاتی CMOS با توان پایین
شناسه ملی مقاله: ELCM04_055
منتشر شده در چهارمین کنفرانس بین المللی مهندسی برق، کامپیوتر و مکانیک در سال 1400
مشخصات نویسندگان مقاله:

مصطفی خشنود - دکتری برق-الکترونیک، مدرس دانشگاه شهید چمران رشت
رامین شعبانی - دانشجوی کارشناسی دانشگاه شهید چمران رشت

خلاصه مقاله:
روند گرایش به سمت سیستم های چیپ سیلیکونی با توان و ولتاژ پایین به سبب تقاضا جهت کوچک تر شدن اندازه و طولانی تر شدن طول عمر باتری برای کاربردهای پورتابل (قابل حمل) در تمامی بخشهای بازاریابی و تجارت، توجهات بسیاری را به خود جلب کرده است . منبع تغذیه جهت کاهش کل توان مصرفی سیستم با نسبت ثابتی کاهش یافته است. در این مقاله یک روش متداول برای طراحی تقویت کننده عملیاتی CMOS دو مرحله ای ارائه شده است . همچنین از یک مدار دو طبقه برای ارائه نویز فیگر، افزایش بهره و مصرف توان پایین استفاده شده است . بعضی از توپولوژی هایی برای طراحی LNA مانند: تطبیق امپدانس، تقویت کننده گیت مشترک (CG) و فیدبک سری و تقویت کننده های کاسکود وجود دارند .در ادامه مقاله بحثهایی همچون ساختارهای متداول سلف فعال و مزایای قابل توجه این سلف ها و نیز طراحی تقویت کننده کلی که شامل سه طبقه است و هر کدام از این طبقات دارای مدار فیدبک مشترک میباشند توضیح به عمل آمده است. و در اخر راجب انتخاب توپولوژی تقویت کننده و تقویت کننده توزیع شده رایج ، توضیح داده ایم.

کلمات کلیدی:
تقویت کننده عملیاتی CMOS ، سلف فعال ، بهره بالا ، کم نویز

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/1271602/