ورود
مقالات فارسیISIکنفرانسهاژورنالها

طراحی رجیستر فایل توان- پایین در فناوری 90 نانومتر CMOS

محل انتشار: فصلنامه مدل سازی در مهندسی، دوره: 16، شماره: 54
سال انتشار: 1397
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 334

فایل این مقاله در 13 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:
https://civilica.com/doc/1166277

شناسه ملی سند علمی:

JR_JME-16-54_005

تاریخ نمایه سازی: 21 اسفند 1399

چکیده مقاله:

عمده توان مصرفی در رجیستر فایل‌های سریع مربوط به مسیرهای خواندن است که با استفاده از مدارهای دینامیکی پیاده سازی می‌شوند. از این‌رو، یک تکنیک مداری جدید در این مقاله پیشنهاد می‌شود که بدون کاهش چشمگیر سرعت و مصونیت در برابر نویز، توان مصرفی رجیستر فایل‌ها را کاهش می‌دهد. در مدار دینامیکی پیشنهادی، شبکه پایین‌کش به چند شبکه کوچکتر تقسیم می‌شود تا عملکرد مدار افزایش یابد. همچنین شبکه های پایین‌کش با استفاده از ترانزیستورهای NMOS پیش بار می‌شوند تا دامنه نوسان ولتاژ و در نتیجه توان مصرفی کم شود. با استفاده از مدار پیشنهادی، یک رجیستر فایل با 64 کلمه 32 بیتی، دو پورت برای خواندن و یک پورت برای نوشتن پیاده سازی می‌شود. رجیستر فایلهای مورد مطالعه با استفاده از نرم افزار HSPICE در تکنولوژی 90 نانومتر CMOS و با بکارگیری ترانزیستورهایی با ولتاژ آستانه کم شبیه سازی شدند. نتایج شبیه سازی برای رجیستر فایل‌ها نشان می‌دهند که تحت مصونیت در برابر نویز یکسان، توان مصرفی و تاخیر در رجیستر فایل پیشنهادی به ترتیب 37% و 36% نسبت به رجیستر فایل متداول کاهش یافته است.

کلیدواژه ها:

رجیستر فایل ، مدارهای دینامیکی ، خطوط بیت محلی و سراسری ، مصونیت در برابر نویز

نویسندگان

محمد آسیایی

دانشگاه دامغان

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  •    [1]      Krishnamurthy, K., Alvandpour, A., Balamurugan. G., Shanbhag. N. ...
  •    [2]      Intel Pentium 4 1.4 GHz Review, Part 1: ...
  •    [3]      Dadgour, H. F., Banerjee, K. (2010). “A Novel ...
  •    [4]      Guan, X., Fei, Y. (2010). “Register File Partitioning ...
  •    [5]      Gong, N., Wang, J., Sridhar, R. (2014). “Variation ...
  •    [6]      Mostafa, H., Anis, M., Elmasry, M. (2011). “Novel ...
  •    [7]      Alvandpour, A., Krishnamurthy, R., Sourrty, K., Borkar, S. ...
  •    [8]      Anis, M. H., Allam, M. W., Elmasry, M. ...
  •    [9]      Lih, Y., Tzartzanis, N., Walker, W. (2007). “A ...
  • [10]      Mahmoodi-Meimand, H., Roy, K. (2004). “Diode-Footed Domino: A Leakage-Tolerant ...
  • [11]     Peiravi, A., Asyaei, M., (2013). “Current-Comparison-Based Domino: A New ...
  • [12]     Asyaei, M. (2015). “A New Leakage-Tolerant Domino Circuit Using ...
  • [13]      آسیایی، م. (1396)، "دومینو مبتنی بر مقایسه جریان ارتقاءیافته ...
  • [14]      Roy, K., Mukhopadhyay, S., Mahmoodi, H. (2003). “Leakage Current ...
  • [15]      Rabaey, J., Chandrakasan, A., Nicolic, B. (2003). “Digital Integrated ...
  • [16]      Fisher, S., Teman, A., Vaysman, D., Gertsman, A., Yadid-Pecht, ...
  • [17]      Ding, D. L., Mazumder, P. (2004). “On Circuit Techniques ...
  • [18]      Asyaei, M., Peiravi, A. (2014). “Low Power Wide Gates ...
  • [19]      Z. Liu and V. Kursun, (2006). “Leakage Power Characteristics ...
  • [20]      Wang, L., Shanbhag, N. R. (2000). “An Energy-Efficient Noise-Tolerant ...
  • [21]      Peiravi, A., and Asyaei, M. (2012). “Noise-Immune Dual-Rail Dynamic ...
  • [22]      Agarwal, A., Roy, K., Krishnarnurthy, R. K., Borkar, S. ...
  • [23]      Hsu, S., Agarwal, A., Roy, K., Krishnarnurthy, R. K., ...
  • [24]      Yan, H., Liu, Y., Wang H. D., Hou, C. ...
  • [25]      Hao, Y., Yan, L., Siliang, H., Donghui, W., Chaohuan, ...
  • [26]      Kim, C. H., Roy, K., Hsu, S., Alvandpour, A., ...
  • [27]      Zhang, G., Yang, X., Zhang, Y., (2009). "Architecture Level ...
  • [28]      Yang, S. C., Yang, H. I., Hwang, W., (2009). ...
  • [29]      Kim, C. H., Roy, K., Hsu, S., Krishnamurthy, R. ...
  • [30]      Daimary, I., Aneesh, M. (2015). “Design of Low Power ...
    • نمایش کامل مراجع