بهینه سازی سخت افزاری و پیاده سازی تابع درهم ساز Blake روی FPGA

درهم سازی داده ها یک فرآیند یک طرفه است که در آن هر طول داده ی ورودی در نهایت تبدیل به یک رشته داده خروجی با یک اندازه ی ثابت می شود که به آن مقدار تابع درهم سازی گفته می شود. این قابلیت این امکان را به ما می دهد که یکپارچگی داده های ورودی را بررسی کنیم. الگوریتم درهم ساز یک عمل خلاصه سازی را روی جریان ورودی انجام می دهد. یکی از کاربردهای توابع درهم ساز در تولید و تصدیق امضای دیجیتال تعریف می شود که با استفاده از این توابع، اطلاعات ارسالی و دریافتی با هر اندازه ای به یک داده با اندازه ثابت تبدیل می شوند. با توجه به استفاده از توابع درهم ساز در کاربردهای مختلف از جمله کاربردهای رادیو نرم افزاری، بالطبع نیاز به انعطاف پذیری و ارائه بازدهی های متفاوت از توابع درهم سازی احساس می شود. در این مقاله الگوریتم Blake که از جمله الگوریتم های درهم سازی داده و جزوالگوریتم های نهایی SHA-3 می باشد را مورد بررسی قرار داده و جهت بهبود شاخص های پیاده سازی سخت افزای آن، به جای جمع کننده های معمولی از جمع کننده های منطقی که سرعت بالاتری دارند استفاده می کنیم. در نهایت نتایج سطح مصرفی، فرکانس کاری و بازدهی الگوریتم ارائه گردیده و با نتایج پیاده سازی های پیشین مقایسه می شود. لازم به ذکر است که پیاده سازی الگوریتم بر روی سه تراشه Virtex6، Virtex5 و Virtex7 انجام شده است. در این تحقیق الگوریتم Blake، به لحاظ حداکثر فرکانس کاری تا 66% ارتقا را شاهد بوده و بازدهی هم افزایش می یابد. سطح مصرفی تراشه نیز 22% کاهش می یابد که موجب افزایش کارایی الگوریتم می شود.

کلیدواژه ها:

درهم سازی ، الگوریتم FPGA ، Blake ، بازدهی