ارزیابی و تحلیل روند فنآوری شبکه های روی تراشه در سال 2019
سال انتشار: 1398
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 642
فایل این مقاله در 16 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
COMCO05_102
تاریخ نمایه سازی: 24 شهریور 1398
چکیده مقاله:
به تازگی، معماری شبکه های روی تراشه به صورت فزاینده، قابل اطمینان و بسیار مطلق در زیرساخت ارتباطات روی تراشه نمایان شده است. این معماری از پروتکل های لایه ای و شبکه های سوئیچینگ بسته ای استفاده می کند که شامل مسیریاب های روی تراشه و اتصالات و رابطه ای شبکه در یک توپولوژی از پیش تعریف شده می باشد. این فن آوری تئوری و روش های شبکه بندی کامپیوتر را به ارتباطات روی تراشه اعمال می کند و بدین ترتیب پراکندگی و مکان اتصالات داخلی در زیر سیستم ارتباطات روی تراشه، پیشرفت های قابل توجهی در سیستم های مبتنی بر کراسبار و باس به وجود آورده و به عنوان جایگزین مناسبی برای دستیابی به عملکرد بالا، مقیاس پذیری و بهبود بهره وری توان در طراحی سیستم های روی تراشه پیشنهاد شده است. در این مقاله حوزه های جزئی مختلفی که در معماری شبکه های روی تراشه در طول سال های اخیر مطرح بوده اند بررسی می شود تا بتوان به دیدگاه روشنی در خصوص روند فن آوری در این صنعت نوظهور دست یافت.
کلیدواژه ها:
ارتباطات ، شبکه های روی تراشه ، سیستم های چندهسته ای روی تراشه ، طراحی و معماری ، بهره وری توان عملیاتی ، شبکه بندی ، توپولوژی ، مسیریابی ، زمان بندی و کاهش زمان تاخیر
نویسندگان
الدوز رضایی
گروه مهندسی کامپیوتر، دانشکده فنی و مهندسی، واحد تهران مرکزی، دانشگاه آزاد اسلامی، تهران، ایران
واهه آغازاریان
استادیار گروه مهندسی کامپیوتر، دانشکده فنی و مهندسی، واحد تهران مرکزی، دانشگاه آزاد اسلامی، تهران، ایران
علیرضا هدایتی
استادیار گروه مهندسی کامپیوتر، دانشکده فنی و مهندسی، واحد تهران مرکزی، دانشگاه آزاد اسلامی، تهران، ایران