ناشر تخصصی کنفرانس های ایران

لطفا کمی صبر نمایید

Publisher of Iranian Journals and Conference Proceedings

Please waite ..
CIVILICAWe Respect the Science
ناشر تخصصی کنفرانسهای ایران
عنوان
مقاله

بهینه سازی سرعت اجرای الگوریتم استاندارد رمزنگاری پیشرفته (AES) روی FPGA

سال انتشار: 1398
کد COI مقاله: ECDS05_056
زبان مقاله: فارسیمشاهد این مقاله: 188
فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد

خرید و دانلود فایل مقاله

با استفاده از پرداخت اینترنتی بسیار سریع و ساده می توانید اصل این مقاله را که دارای 10 صفحه است به صورت فایل PDF در اختیار داشته باشید.
آدرس ایمیل خود را در کادر زیر وارد نمایید:

مشخصات نویسندگان مقاله بهینه سازی سرعت اجرای الگوریتم استاندارد رمزنگاری پیشرفته (AES) روی FPGA

مهدی رحمان پور - محقق مرکز تحقیقات صدر معاونت فاوا سپاه

چکیده مقاله:

الگوریتم استاندارد رمزنگاری پیشرفته یکی از معروف ترین و رایج ترین الگوریتمهای رمزنگاری میباشد. این الگوریتم امکان پیاده سازی روی تراشه های میکروکنترلر و FPGA با مشخصات متنوع را داراست. همچنین اهداف پیادهسازی این الگوریتم، برطبق کاربرد و نیازمندی، متنوع است.روشهای مختلف پیاده سازی، براساس تبادلی میان توان مصرفی، فضای اشغال شده و سرعت عبور داده میباشد. در این مقاله طرحی ارائه شده است که سرعت عبور داده بسیار بالای 64.128Gbps روی FPGA مدل Virtex-7 (XC7VX330T-3FFG1157) از شرکت Xilinx به دست آمده است. نتایج خروجی پیادهسازی الگوریتم در نرم افزار ISE 14.7، ماکزیمم کلاک قابل حصول را 501Mhz نشان میدهد. ازآنجاکه منابع موجود در FPGA انتخابشده، بسیار زیاد است، با پیاده سازی موازی چندین الگوریتم AES روی یک تراشه، سرعتهای بالاتر نیز دست یافتنی میباشد.

کلیدواژه ها:

الگوريتم استاندارد رمزنگاري، الگوريتم AES، بهينه سازي سرعت اجراي الگوريتم رمزنگاري AES، رايندال سرعت بالا

کد مقاله/لینک ثابت به این مقاله

برای لینک دهی به این مقاله می توانید از لینک زیر استفاده نمایید. این لینک همیشه ثابت است و به عنوان سند ثبت مقاله در مرجع سیویلیکا مورد استفاده قرار میگیرد:

https://civilica.com/doc/920660/

نحوه استناد به مقاله:

در صورتی که می خواهید در اثر پژوهشی خود به این مقاله ارجاع دهید، به سادگی می توانید از عبارت زیر در بخش منابع و مراجع استفاده نمایید:
رحمان پور، مهدی،1398،بهینه سازی سرعت اجرای الگوریتم استاندارد رمزنگاری پیشرفته (AES) روی FPGA،پنجمین همایش ملی علوم و مهندسی دفاعی،تهران،،،https://civilica.com/doc/920660

در داخل متن نیز هر جا که به عبارت و یا دستاوردی از این مقاله اشاره شود پس از ذکر مطلب، در داخل پارانتز، مشخصات زیر نوشته می شود.
برای بار اول: (1398، رحمان پور، مهدی؛ )
برای بار دوم به بعد: (1398، رحمان پور؛ )
برای آشنایی کامل با نحوه مرجع نویسی لطفا بخش راهنمای سیویلیکا (مرجع دهی) را ملاحظه نمایید.

مدیریت اطلاعات پژوهشی

صدور گواهی نمایه سازی | گزارش اشکال مقاله | من نویسنده این مقاله هستم

اطلاعات استنادی این مقاله را به نرم افزارهای مدیریت اطلاعات علمی و استنادی ارسال نمایید و در تحقیقات خود از آن استفاده نمایید.

مقالات پیشنهادی مرتبط

مقالات مرتبط جدید

به اشتراک گذاری این صفحه

اطلاعات بیشتر درباره COI

COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.

کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.

پشتیبانی