بررسی مشخصه منفی در یک ترانزیستور لایه نازک
محل انتشار: کنفرانس فیزیک ایران 1388
سال انتشار: 1388
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,216
متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
IPC88_327
تاریخ نمایه سازی: 28 دی 1388
چکیده مقاله:
در این نوشتار میزان تاثیر محل فلزگیت بر عملکرد یک ترانزیستور MOSFET لایه نازک بررسی شده است. شبیه سازی نشان می دهد، هر چه مکان گیت را به درین نزدیک نمائیم میزان جریان، نسبت به حالتی که گیت در وسط یا نزدیک سورس باشد، کاهش خواهد یافت.و مقاومت خروجی ترانزیستور نیز در همین حالت، به ازای شرایط خاصی، مقداری منفی خواهد بود که با میزان ولتاژ اعمالی به گیت اندازه آن تغییر می نماید. اندازه این مقاومت منفی بازای طولهای متفاوتی از ترانزیستور و چگالی درین و سورس مختلف، مورد بررسی قرار گرفته است.
نویسندگان
سید ابراهیم حسینی
دانشکده فنی و مهندسی دانشگاه تربیت معلم سبزوار
علی قاسمی
دانشکده فنی و مهندسی دانشگاه تربیت معلم سبزوار
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :