طراحی نوسان ساز کولپیتس تفاضلی با نویز فاز کم در تکنولوژی CMOS 0.18um
سال انتشار: 1397
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 378
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
SCECE04_007
تاریخ نمایه سازی: 18 اسفند 1397
چکیده مقاله:
در این مقاله یک نوسان ساز کولپیتس تفاضلی جدید با نویز فاز کم و دامنه نوسان خروجی مناسب طراحی و شبیه سازی شدهاست. در طرح پیشنهادی از تکنیک افزایش 1gm و حذف هارمونیک های فرکانس بالا برای بهبود شرایط راه اندازی و کاهش نویز فاز مدار استفاده شده است. مدار پیشنهادی در تکنولوژی CMOS 0.18-μm طراحی و با ولتاژ تغذیه 1.8 ولت درنرم افزار ADS شبیه سازی شده است. نویز فاز خروجی شبیه سازی شده در فرکانس 1GHz مقدار 145.1-(dBc/Hz) برای فرکانس آفست 1MHz می باشد. همچنین دامنه نوسان خروجی مدار 3 ولت می باشد.
کلیدواژه ها:
نویسندگان
زهرا عادل پور
گروه مهندسی برق، واحد شیراز، دانشگاه آزاد اسلامی، شیراز،ایران
فرشاد عزیزی
گروه مهندسی برق، واحد شیراز، دانشگاه آزاد اسلامی، شیراز،ایران