طراحی یک ترانزیستور سه بعدی سراسر گیتی با بهینه سازی اثرات کوتاه کانال

به دلیل مزایای کوچک کردن ترانزیستورها از جمله صرفه اقتصادی و عملکرد بهتر آنها به دلیل بالارفتن قابلیت های فرکانسی و کاهش خازن های پارازیتی تلاش های بسیاری برای کوچک سازی ترانزیستورها انجام گرفته است. در طول چندین ده ه کوچک کردن CMOS یک چالش برای صنعت نیمه هادی به حساب می آمده است که هدف اصلی آن افزایش سرعت مدارات بوده است. چندین سال ابداعات تکنولوژی CMOS موفق به حفظ رشد صنعت نیمه هادی (قانون مور) گردیده است. این روند تا هنگامی که تکنولوژی CMOS به محدوده 45 nm رسید ادامه داشت. اما کوچک شدن بیشتر MOSFET ها با محدودیت های مهمی مواجه شده است که به طور عمده مربوط به افزایش جریان های نشتی و اثرات کانال کوتاه و کاهشmobility می باشد. شبیه سازی های عددی و آنالیزهای تحلیلی مقیاس پذیری بهتری را برای MOSFET های چند گیتی در مقایسه با MOSFET های بالک نشان داده است. مقیاس پذیری بهتر چند گیتی ها باعث می شود تا ماسفت های چند گیتی کوچکتری با جریان در حالت خاموش یکسان و طول گیت کوچکتر با جریان در حالت خاموش کمتر و طول گیت داشته باشیم . در این تحقیق به طراحی و شبیه سازی ساختارFINFET سه بعدی پرداخته و نتایج آن را ارایه می کینم.

کلیدواژه ها:

FINFET ، سه بعدی ، مشخصه ولتاژ ، جریان ، کوتاه کانال